「depletion region」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a semiconductor element that can naturally implement a cut-off state of a transistor and increase driving current by selecting the Fermi level of a source region so that the Schottky barrier can be substantially reduced with suppressing the generation of a depletion layer in the neighborhood of the interface with a metal region in a semiconductor region, and a semiconductor element structure having the semiconductor element.例文帳に追加

本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。 - 特許庁

For this reason, a depletion layer formed in the junction of a P type well layer 102 and a P+ type semiconductor region 103a, and the fourth region 118 can be extended in the direction of the photoelectric transfer section 307, so that the parasitic capacitance can be reduced, electric potential fluctuation by signal charges can be magnified, and the output conversion efficiency can be enhanced.例文帳に追加

このため、Ｐ型ウエル層１０２及びＰ+型半導体領域１０３ａと、第４領域１１８との接合部に形成される空乏層を光電変換部３０７の方向に延ばすことができるため、寄生容量を低減することができ、信号電荷による電位変動を大きくすることができ、出力変換効率を向上させることができる。 - 特許庁

To provide a manufacturing method of a semiconductor device comprising a capacitor whose lower electrode containing silicon, wherein the increase in contact resistance in the peripheral circuit region is suppressed and the depletion of the impurity introduced into silicon can be suppressed.例文帳に追加

下部電極がシリコンを含むキャパシタを備える半導体装置の製造方法であって、周辺回路領域でのコンタクト抵抗の上昇を抑え、且つ、シリコンに導入された不純物の空乏化を抑制可能な半導体装置の製造方法を提供する。 - 特許庁

A plurality of photodiodes 3 are formed on a p-type semiconductor substrate 1 by using pn junction, and a microlens 7 is arranged on each photodiode 3 for condensing incident light to a depletion layer region 4 formed at the pn junction of the photodiode 3.例文帳に追加

ＰＮ接合を用いてＰ型半導体基板１上に複数のフォトダイオード３を形成し、入射光をフォトダイオード３のＰＮ接合部に形成されている空乏層領域４に集光するマイクロレンズ７をフォトダイオード３の上にそれぞれ配置する。 - 特許庁

However, because it became difficult to log the forest due to the depletion of raw wood in this region, Miso-yama was moved to Kiso-dani Valley which was in Owari Domain, also one of the Tokugawa Gosanke, after the 47th Shikinen Sengu, and it has stayed there ever since (only once returning to Osugi-dani Valley for the 51st Shikinen Sengu). 例文帳に追加

しかしながら、原木の枯渇による伐り出しの困難さから、第47回式年遷宮から同じ御三家の尾張藩の領地である木曾谷に御杣山は移動し、以降（第51回式年遷宮のみ大杉谷に戻ったが）木曽を御杣山としている。 - Wikipedia日英京都関連文書対訳コーパス

The reason why large current density is possible is that, under the prescribed voltage drop at both ends of the dielectric layer, effective negative electron affinity is realized at the 'cold' electrons of quasi-equilibrium condition that are accumulated in the depletion layer of the p region adjacent to the dielectric layer.例文帳に追加

高電流密度が可能となるのは、誘電体層の両端の所定の電圧降下のもとで、有効な負の電子親和力が、誘電体層に隣接したｐ領域の空乏層に蓄積された準平衡状態の「冷」電子について実現されるからである。 - 特許庁

In the power semiconductor device comprising a gate electrode 11 buried in a groove via a gate insulating film, a p-type depletion region enlargement layer 4 is provided between two n-type drift layers 3 and 5, and the groove is formed to reach the n-type drift layer 3.例文帳に追加

溝の中にゲート絶縁膜を介して埋め込まれたゲート電極１１を備えた電力用半導体装置において、二つのｎ型ドリフト層３、５の間にｐ型空乏領域拡大層４を挟み、前記溝は、前記ｎ型ドリフト層３に達するように形成される。 - 特許庁

The method of evaluating the silicon substrate includes forming a PN junction on a silicon substrate surface, irradiating a depletion region of the silicon substrate having the PN junction formed with an electron beam, and evaluating the silicon substrate from the wavelength and intensity of light emitted by the silicone substrate irradiated with the electron beam.例文帳に追加

シリコン基板表面にＰＮ接合を作製し、ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うシリコン基板の評価方法。 - 特許庁

When the cathode Cath has a positive potential and electrons are attracted thereto, the depletion layer spreads on the interface 4a of the channel layer 2 composed of n-GaN and the p-GaN region 4 to block the two-dimensional electron gas, and thereby no current flows between the cathode Cath and the anode An.例文帳に追加

陰極Ｃａｔｈが正電位となり電子が吸引されると、ｎ−ＧａＮから成るチャネル層２とｐ−ＧａＮ領域４との界面４ａには空乏層が拡大して２次元電子ガスが阻止され、陰極Ｃａｔｈと陽極Ａｎとの間には電流が流れない。 - 特許庁

To provide an image sensor in which when red, green and blue lights are made to be incident into each photodiode on a semiconductor substrate, a photo-charge by the red light is properly generated in an effective depletion region of the photodiode same as the photo-charge by the green and the blue lights, and also to provide its manufacturing method.例文帳に追加

半導体基板の各フォトダイオードに赤色光、緑色光、青色光が入射されるとき、赤色光による光電荷が、緑色光、青色光による光電荷と同様、フォトダイオードの有効空乏領域に適正に生成されるイメージセンサ及びその製造方法を提供する。 - 特許庁

Since a depletion layer being formed along the PN junction (11) is formed widely toward the inside of the second semiconductor region (2) having a relatively low concentration, the concentration of electric field to the side part junction face (11b) side can be mitigated from the bottom part junction face (11a) to the major surface (8).例文帳に追加

ＰＮ接合（１１）に沿って形成される空乏層が、比較的低濃度の第２の半導体領域（２）内に向かって幅広に形成され、底部接合面（１１ａ）から主面（８）まで側部接合面（１１ｂ）側での電界集中を良好に緩和することができる。 - 特許庁

A depletion layer is expanded from the floating-current blocking region 8 towards the n-type GaN layer 6 on turning off the semiconductor device, a potential is lowered in the n-type GaN layer 26 filled in the aperture 28, and the voltage is decreased across the front side and the back side of a gate-insulating film 20.例文帳に追加

半導体装置のオフ時に、浮遊電流ブロック領域８からｎ型のＧａＮ層６に向かって空乏層が広がり、アパーチャー２８を充填しているｎ型のＧａＮ層２６の電位が低下し、ゲート絶縁膜２０の表面と裏面の間にかかる電位差が減少する。 - 特許庁

To provide a CMOS image sensor sensing red, green and blue lights easily by varying a back bias voltage being applied to a semiconductor substrate without using a color filter layer thereby varying the width of depletion region of a photodiode, and to minimize the effect of the back bias voltage on an element on the outside of the photodiode.例文帳に追加

カラーフィルター層を使用せず半導体基板にバックバイアス電圧を変えて、フォトダイオードの空乏領域の幅を変え、赤、緑、青光を容易に感知できるＣＭＯＳイメージセンサーを提供し、フォトダイオードの外側の素子にバックバイアス電圧の影響を最小化する。 - 特許庁

Impurity concentration in the channel region 30 of an MOS transistor is set higher at the end of a surface depletion layer 26 than on the surface of a semiconductor substrate 20 by providing an impurity concentration profile of linear or higher order function or Gaussian distribution.例文帳に追加

ＭＯＳトランジスタのチャネル領域３０における不純物濃度を、深さ方向に対して１次以上の関数や、ガウス分布状などの形状を有する不純物濃度プロファイルを持たせて、半導体基板２０表面における不純物濃度よりも、表面空乏層２６端における不純物濃度を高くすることを特徴としている。 - 特許庁

To provide an underground heat storage type cogeneration system capable of preventing waste use of heat by seasons found in a conventional cogeneration system, simultaneously preventing the depletion of underground heat source of an underground heat source heat pump, supplying stable heating for a long period, and reducing CO_2 emissions in a cold region.例文帳に追加

従来のコジェネレーションシステムにおける季節による熱の無駄を防ぎ、また同時に、地中熱源ヒートポンプの地下熱源の枯渇を防ぎ、長期にわたり安定的な暖房を供給することが可能で、寒冷な地方に対して、CO_2排出量を削減することのできる地中蓄熱コジェネレーションシステムを得る。 - 特許庁

The heat generated in the region A by the gate operation of a complete depletion type SOI transistor is conducted to a contact layer 19, a metal wiring layer M1, a via layer 21, and a metal wiring layer M2, and further conducted to an uppermost metal wiring layer M6 via the heat conduction part 33, and radiated from the upper surface side of an insulating layer 17.例文帳に追加

領域Ａにおいて、完全空乏型ＳＯＩトランジスタのゲート動作により発生した熱は、コンタクト層１９、メタル配線層Ｍ１、ビア層２１、メタル配線層Ｍ２に伝導され、さらに熱伝導部３３を介して最上層のメタル配線層Ｍ６まで伝導され、絶縁層１７の上面側から放熱される。 - 特許庁

A method for forming a MOSFET array includes a step for preparing a substrate, a step for forming ac conductor layer on the substrate, a step for injecting dopant species into conductor layer, a step for counter- doping the non-mask part of the doped conductor layer and masking a part of the doped conductor layer and step for forming a depletion conductor region on the substrate.例文帳に追加

本発明のＭＯＳＦＥＴアレイを形成する方法は、基板を準備するステップと、基板上に導体層を形成するステップと、導体層中にドーパント種を注入するステップと、ドープした導体層の一部分をマスクするステップと、ドープした導体層の非マスク部分をカウンタ・ドープして基板上に空乏導体領域を形成するステップとを含む。 - 特許庁

A power amplifier of one embodiment comprises: at least one or more first growth ring gate structure formed in a semiconductor layer to perform power amplification operation; multiple second growth ring gate structures formed in the semiconductor layer to be adjacently positioned to surround the first growth ring gate structure in order to isolate the first structure from the surroundings by forming a depletion region by applying reverse bias when the first structure performs power amplification operation.例文帳に追加

一つの実施形態の電力増幅器には、半導体層に形成され、少なくとも１つ以上から構成され、電力増幅動作する第１のグロースリングゲート構造体と、半導体層に形成され、第１のグロースリングゲート構造体を取り囲むように隣接配置され、第１の構造体が電力増幅動作するときに、逆バイアスが印加されて空乏化領域が形成され、第１の構造体を周囲からアイソレートする複数の第２のグロースリングゲート構造体とが設けられる。 - 特許庁

The estimation for income surplus was made according to the following conditions: (i) net external assets increased by the accumulation of current account surplus (profit and loss due to foreign exchange and depletion of fixed assets are eliminated); (ii) as a result of the “dual-track” income balance structure, both external assets and external debts increased in scale without changing the ratio of assets and debts; (iii) as a result of the improved portfolio by asset type, the share of direct investments with relatively high rates of return expanded to the current UK level; and (iv) as a result of the improved portfolio by region, the share of securities investments in Asia expanded to the current UK level.例文帳に追加

具体的には、我が国が2030年に、①対外純資産は経常収支黒字幅の累積によって増加（為替等による損益や固定資産減耗は捨象）し、②所得収支構造の「複線的」構造の実現の結果として、対外資産、対外負債は、資産と負債の比率を維持したまま双方ともに規模を拡大し、③資産種別ポートフォリオの改善の結果、相対的に収益率の高い直接投資の比率が現在の英国並の水準まで拡大し、④地域別ポートフォリオの改善の結果、証券投資のアジア向け投資比率が現在の英国並の水準まで拡大、した場合の所得収支を試算した。 - 経済産業省