「depletion region」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The regions 370 and 371 laterally extend from the border inside the shallow region as far as the border inside the recessed region, while vertically extending from a depth just under the depletion region of the source and drain as far as almost the upper surface of a channel stop region 320.例文帳に追加

これらの領域３７０，３７１は、各々の浅い領域の内側の境界から各々の引っ込んだ領域の内側の境界まで横方向に伸び、またソースおよびドレインのデプリーション領域の直下のある深さからチャネルストップ領域３２０のほぼ上面まで垂直に伸びている。 - 特許庁

Consequently, since the width of depletion region extending from first and second gate region 3, 7 can be shortened sufficiently enough to obtain a wider channel width, significant reduction in channel resistance can be realized.例文帳に追加

従って、第１、第２ゲート領域３、７から伸びる空乏層幅を十分に縮めることができ、チャネル幅を十分にとることができるため、チャネル抵抗低減を十分に図ることができる。 - 特許庁

To provide a solid-state imaging element which has a high-density impurity layer formed by ion injection at an element separation region end so that the element separation region does not come into contact with a depletion layer, pixel portions being downscaled.例文帳に追加

素子分離領域に空乏層が接しないように、イオン注入により高濃度不純物層を素子分離領域端に形成した固体撮像素子において、画素部の微細化を図る。 - 特許庁

When a positive drain voltage is applied to a drain, a PN junction is reversely biased, and a depletion layer extends from the body region 15, the isolation region 13 and the semiconductor substrate 11, thereby controlling a channel of the JFET.例文帳に追加

ドレインに正のドレイン電圧が印加されると、ＰＮ接合が逆バイアスされ、ボディ領域１５と分離領域１３と半導体基板１１とから空乏層が延び、ＪＦＥＴのチャネルを制御する。 - 特許庁

Thus, the electric charges excessively discharged by thermal emission in a non-depletion surface region other than a pinning layer of a photodiode 1A are supplemented by skimming operations from the drain region.例文帳に追加

このため、フォトダイオード１Ａのピンニング層以外の非空乏化表面領域において熱放出により過剰に排出された電荷が、そのドレイン領域からのスキミング動作により穴埋めされる。 - 特許庁

Due to this structure, a depletion layer becomes easy to be expanded into the n^--type drift region 3 side at a region from the surface to a deep part of a substrate, reducing the concentration of an electric field.例文帳に追加

このような構成とすれば、基板表面から基板深くまでの領域において、ｎ^-型ドリフト領域３側へ空乏層が広がり易くなり、電界集中を緩和することができる。 - 特許庁

To provide a memory cell structure, where depletion of majority carrier controlled by the field effect of an embedded strap region that controls access to a trench cell capacitor is used.例文帳に追加

トレンチ・セル・キャパシタへのアクセスを制御する埋込みストラップ領域の電界効果制御される多数キャリア空乏化を用いるメモリセル構造を提供する。 - 特許庁

A depletion layer extending in the direction of the gate pad portion 50 and the outer circumferential portion 70 from the cell region 60 is thereby interrupted through existence of the trench 112.例文帳に追加

そのため、溝１１２の存在によって、セル領域６０からゲートパッド部５０および外周部７０の方向へと延びる空乏層が遮断される。 - 特許庁

At that time, the energy of the impurity ion injection is set so that the depletion layer of the n+-type semiconductor region 15 can be prevented from reaching an SOI insulation layer 2.例文帳に追加

この時、不純物イオン注入のエネルギーはｎ^+型半導体領域１５の空乏層がＳＯＩ絶縁層２まで達しないように設定する。 - 特許庁

Furthermore, in this semiconductor device, a depletion layer between the gate and drain is made to extend more easily by reducing the concentration in the drift region just below the p-gate 13.例文帳に追加

さらに本発明の半導体装置はpゲート１３下側のドリフト領域の濃度を低くし、ゲート/ドレイン間の空乏層を拡がり易くする。 - 特許庁

In the SBD, the forward end face of a depletion layer (a) spreads into the columnar n-type silicon region 3 toward the central axis and pinches off efficiently.例文帳に追加

このＳＢＤにおいては、円柱形状のｎ型シリコン領域３内に空乏層ａの先端面が、中心軸に向かって拡がり、効率よくピンチオフする。 - 特許庁

A pin structure comprised of the InGaAsN layer has a bandgap of 1.0 eV to 1.05 eV, and the depletion region width is at least 500 nm.例文帳に追加

ＩｎＧａＡｓＮの層からなるｐｉｎ構造は１．０ｅＶと１．０５ｅＶとの間のバンドギャップを有し、空乏領域幅が少なくとも５００ｎｍである。 - 特許庁

Since the mutual clearance is equalized, a depletion layer spreads from the P+ type semiconductor region when a voltage is applied reversely to bury an epitaxial layer completely.例文帳に追加

互いの離間距離が等しくなるので、逆方向電圧印加時にはＰ＋型半導体領域から空乏層が広がり、エピタキシャル層を埋め尽くす。 - 特許庁

Furthermore, an etching structure 11 is provided to surround the depletion region 9 of a single electron tunnel element thus constituting a resonance structure 12.例文帳に追加

さらに、該単一電子トンネル素子の空乏化領域９を囲むようにエッチング構造１１ａ、１１ｂを施すことにより共振器構造１２を構成する。 - 特許庁

For a comparatively large transmission signal, the depletion type FETs (M1, M2) operate in a saturation region and restrict the transmission signal to pass.例文帳に追加

一方、比較的大きな送信信号に対しては、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）が飽和領域で動作して送信信号の通過を制限する。 - 特許庁

To make both of complete depletion operation and reduction of parasitic resistance in a source/drain region compatible, without damage to a channel surface, and with easy formation of a gate electrode.例文帳に追加

チャネル表面にダメージがなく、ゲート電極の形成が容易で、完全空乏動作とソース・ドレイン領域の寄生抵抗の低減との両立を可能にする。 - 特許庁

When the width W of a depletion layer of a MOS capacitor that is formed in the second region 16 under the gate insulating film 19 when a power voltage is applied to the gate electrode 20 is given as W=√(2εϕ/qNa), the thickness Tsi of the second region 16 that is perpendicular to the direction of the gate length Lg is smaller than the width W of the depletion layer.例文帳に追加

ゲート電極２０に電源電圧を印加したときに、ゲート絶縁膜１９下の第２領域１６に形成されるＭＯＳキャパシタの空乏層の幅Ｗを、Ｗ＝√（２εφ／ｑＮａ）としたとき、ゲート長Ｌｇと直交する方向の第２領域１６の厚さＴｓｉが、空乏層の幅Ｗより小さい。 - 特許庁

To make a high speed operation possible with small power consumption by reducing the junction capacitance of a diffusion layer region and a shallow well region, related to a DTMOS wherein lengthening of a gate depletion layer is suppressed and driving current is increased.例文帳に追加

ゲート空乏層の伸びを抑制して駆動電流を大きくしたＤＴＭＯＳにおいて、拡散層領域と浅いウエル領域の接合容量を低減し、より低消費電力で、高速動作を可能にする。 - 特許庁

Then, current flowing via each region between the adjacent trenches 2 is broken by blocking each region between the adjacent trenches 2 in a depletion layer 9 formed around the trenches 2.例文帳に追加

そして、隣り合うトレンチ２間の各領域を介して流れる電流は、トレンチ２の周辺に形成される空乏層９で隣り合うトレンチ２間の各領域が塞がれた状態になることにより遮断される。 - 特許庁

By increasing the gate width, V_CE(on) is reduced, and a depletion layer extending from each base region during application of reverse voltage is made to moderately continue by the first p-type impurity region to ensure withstand voltage.例文帳に追加

ゲート幅を広げることでＶ_ＣＥ（ｏｎ）を低減し、第１ｐ型不純物領域によって逆方向電圧印加時に各ベース領域から広がる空乏層を緩やかに連続させて耐圧を確保する。 - 特許庁

When static surge (ESD) enters from the back electrode 7, the ESD current flows into the first p-type region 3 only from a region not covered with the depletion layer DL in the joint J23.例文帳に追加

裏面電極７から静電気サージ（ＥＳＤ）が侵入した際に、ＥＳＤ電流が、接合部Ｊ２３のうち空乏層ＤＬによって覆われていない領域からのみ第１のＰ型領域３に流れ込む。 - 特許庁

A depletion layer spreading from the drain side toward the source side is effectively deterred using difference in band structure between the Si_xGe_1-x region 105 and an Si region 106 to which germanium is not added.例文帳に追加

このＳｉ_ｘＧｅ_１−ｘ領域１０５とゲルマニウムが添加されなかったＳｉ領域１０６とのバンド構造の差を利用して、ドレイン側からソース側に向かって広がる空乏層を効果的に抑止する。 - 特許庁

Perfect depletion high speed MOS transistors, high breakdown strength MOS transistors and ESD protective elements are formed on the single crystal silicon device forming layer, and the single crystal silicon device forming layer in the perfect depletion high speed MOS transistor region is formed thinner as compared with other regions.例文帳に追加

完全空乏型の高速ＭＯＳトランジスタと高耐圧型ＭＯＳトランジスタおよびＥＳＤ保護素子は単結晶シリコンデバイス形成層に形成し、完全空乏型の高速ＭＯＳトランジスタ領域の単結晶シリコンデバイス形成層膜厚を他に比べて薄くした。 - 特許庁

Formation of a region with an opposite polarity to that of a drain region and a higher impurity concentration than that of a well area of a MOS transistor in a lower part of the drain region of the MOS transistor, can suppress broadening of a depletion layer between the drain and the well toward the well side.例文帳に追加

MOSトランジスタのドレイン領域の下部に、ドレイン領域とは異なる極性でかつ前記MOSトランジスタのウエル領域よりも不純物濃度が高い不純物領域が形成し、ドレインとウエル間の空乏層のウエル側への広がりを抑制することができる。 - 特許庁

Since the embedded region has a floating structure, energy bands of the embedded region and one conductivity-type semiconductor layer are flat and the depletion layer is prevented from spreading around the embedded region when a forward direction voltage is applied, and thus, an area of Schottky contact is not impaired.例文帳に追加

埋め込み領域がフローティング構造であるので埋め込み領域と一導電型半導体層のエネルギーバンドはフラットとなり、順方向電圧印加時に埋め込み領域周囲に空乏層が広がることはなく、ショットキー接合面積を損なうことがない。 - 特許庁

When the semiconductor depletion layer capacitor is used, the dopant density in the vicinity of a junction of a P-N junction or the like is made higher than that of a region isolated from the junction.例文帳に追加

半導体空乏層容量を用いる場合には、ｐｎ接合等の接合近傍のドーパント密度を、接合から離れた領域のドーパント密度よりも高くしておく。 - 特許庁

On the other hand, since the dot pattern is formed deeply in the interior of the semiconductor, the spread of a drain side depletion layer to the channel region 103 can be prevented.例文帳に追加

一方、ドットパターンが半導体の内部に深く形成されているので、ドレイン側空乏層のチャネル領域１０３への広がりを抑えることができるようになる。 - 特許庁

To provide a semiconductor device including a semiconductor element capable of preventing the occurrence of leakage current between a drain region and a depletion layer due to the segregation of impurity.例文帳に追加

不純物の偏析に起因する、ドレイン領域と空乏層との間のリーク電流の発生を抑制することが可能な半導体素子を含む半導体装置を提供する。 - 特許庁

For its part, the Latin American and Caribbean region needs to address the depletion of rain forests and air pollution that have had an enormous impact on global climate change. 例文帳に追加

中南米・カリブ海諸国においても、気候変動に大きな影響を及ぼす熱帯雨林保全や大気汚染といった課題に対処する必要があります。 - 財務省

An impurity concentration of the first diffusion region 101 is higher than that of a depletion layer extended from a junction surface between the first diffusion region 101 and the semiconductor substrate 100 and formed in the main whole part of the first diffusion region 101 at the time of applying a voltage to the second diffusion region 108.例文帳に追加

第１拡散領域１０１の不純物濃度は、第２拡散領域１０８に電圧を印加した際に、第１拡散領域１０１と半導体基板１００との接合面から拡張する空乏層が第１拡散領域１０１の主たる部分全般に形成される濃度より高い濃度である。 - 特許庁

In the n-type well region 2a, a current channel 13 is blocked by having each region between adjacent trenches 3 in the epitaxial layer 2 covered with a depletion layer formed at the periphery of the trench 3, and the current channel 13 is opened by having a part of the depletion layer formed at the periphery of the trench 3 disappear.例文帳に追加

そして、ｎ型ウェル領域２ａにおいて、トレンチ３の周辺に形成される空乏層でエピタキシャル層２の隣り合うトレンチ３間の各領域が塞がれることにより電流通路１３が遮断される一方、トレンチ３の周辺に形成された空乏層の少なくとも一部が消滅することにより電流通路１３が開くように構成されている。 - 特許庁

The p/n-inversion region caused by thermal donor generation is formed at a depth position not contacting the device activation region and the depletion region to be formed so as to contact therewith when heat treatment at 450°C for one hour is applied, and the depth position exceeds 8 μm from the surface.例文帳に追加

前記サーマルドナー発生に起因するｐ／ｎ反転部は、４５０℃にて１時間加熱する処理を行った場合に、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置に形成され、そして、その深さ位置は、表面から８μｍを超えるものである。 - 特許庁

The semiconductor device of high reliability can be prepared because electric field formed by drain voltage is relaxed, by allowing the source region or the drain region to contact the side of the island semiconductor film which is the channel formation region, thereby allowing a depletion layer to spread in a film thickness direction and in a lateral direction.例文帳に追加

かつチャネル形成領域である島状半導体膜の側面にソース領域又はドレイン領域が接することにより、空乏層が膜厚方向だけでなく横方向に広がり、ドレイン電圧による電界が緩和されるため信頼性の高い半導体装置を作製することができる。 - 特許庁

First, an embedded light receiving element has a photoelectric conversion region with a first conductivity type for generating and accumulating signal charge in response to incident light, and a surface region with a second conductivity type provided on an upper layer of the photoelectric conversion region for preventing surface depletion.例文帳に追加

まず、埋め込み型の受光素子は、入射光に応じて信号電荷を生成して蓄積する第１導電型の光電変換領域と、光電変換領域の上層に設けられて表面空乏化を阻止する第２導電型の表面領域とを有する。 - 特許庁

When a reverse bias is applied; depletion layers DP4, DP3A, DP3B, and DP3C extending from a guard ring 4 and a light receiving region 3 overlap each other (pinch off state), and a separation region 2B interposed between the guard ring 4 and the light receiving region 3 is isolated from a semiconductor substrate 1 to which a bias potential is applied.例文帳に追加

逆バイアスの印加時には、ガードリング４及び受光領域３から延びた空乏層ＤＰ４，ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃが重なり（ピンチオフ状態）、ガードリング４と受光領域３との間に介在する分離領域２Ｂが、バイアス電位の与えられる半導体基板１から隔離される。 - 特許庁

By forming a PSG layer on a substrate, a protective film on a region in which a depletion layer is spread, a protective film for the protection from external contamination can be formed simply, and phosphorus treatment and formation of an emitter region can be practiced simultaneously.例文帳に追加

本発明は、基板上にＰＳＧ層を設けることにより、空乏層の拡がる領域の保護膜と外部からの汚染を防止する保護膜の形成を簡略化し、リン処理およびエミッタ領域形成が同時に行える。 - 特許庁

Consequently, transferring electric charges to the electric charge detection region within a range of the reverse bias voltages wherein the growth of the depletion layer is slow can solve the task above, because the voltage dependence of the electric charge detection region on its capacitance is small within the range.例文帳に追加

従って、空乏層の伸び方が緩やかな電圧範囲で電荷検出領域への電荷転送を行えば、その範囲では電荷検出領域の容量の電圧依存性が小さいので、上記課題を達成できる。 - 特許庁

In order to prevent the irradiation of ultraviolet rays on the depletion region 21 obliquely from above, the emitter electrode lead layer 9 has such a shape as to have a dummy contact portion 9a which surrounds the whole periphery of the emitter region 5.例文帳に追加

さらに、空乏層領域２１に斜め上方から紫外線が照射されないように、エミッタ電極引き出し配線層９をエミッタ領域５の周囲全てを取り囲むダミーコンタクト部９ａを有する形状とする。 - 特許庁

Consequently, portions where voltage dependency of the width of a depletion layer are high and low, respectively, can be provided at the pn junction of the constant voltage diode formed of the p^++-type semiconductor region 3 and the n-type semiconductor region 2.例文帳に追加

これにより、ｐ^＋＋型半導体領域３とｎ型半導体領域２とで形成される定電圧ダイオードのｐｎ接合部に空乏層幅の電圧依存性が大きい箇所と少ない箇所とを設けることができる。 - 特許庁

The p-type high resistance wafer is provided with a resistance rate of not less than 100 Ωcm and whose p/n converting unit due to the generation of the thermal donor in the manufacturing process of the device is in a depth not contacting with a device activating region or a depletion layer region.例文帳に追加

抵抗率が１００Ωｃｍ以上で、デバイスの製造工程でのサーマルドナー発生によるｐ／ｎ反転部が、デバイス活性領域や空乏層領域には接しない深さにあるｐ型の高抵抗ウェーハ。 - 特許庁

Since a barrier, which is formed by the depletion region, enhances more the current stopping power of the P-N junction part between a body and the drain, a P-type body region can be shallow formed by a low-concentration doping, without generating the problem of punch through.例文帳に追加

空乏領域によって生成されるバリヤがボディ−ドレイン間ＰＮ接合部の電流阻止能力を一層高めるので、Ｐ型ボディ領域を、パンチスルーの問題を生じさせずに低濃度ドープで浅く作ることができる。 - 特許庁

To provide a varactor having a structure which allows an impurity distribution in a depletion layer region to be controlled accurately and is easy to reduce a leak current.例文帳に追加

空乏層領域の不純物分布を精度よく制御できる構造を持ち、しかも容易にリーク電流を削減できる構造を持ったバラクタを提供することを目的とする。 - 特許庁

Since the concentration of p-type impurities in the p^- impurity layer 24 is higher than that in the body region 13, a depletion layer appearing upon application of a gate voltage does not elongate readily toward the p^+ impurity layer 8.例文帳に追加

ｐ^- 不純物層２４のｐ型不純物濃度がボディ領域１３より高いので、ゲート電圧の印加時に発生する空乏層がｐ^+ 不純物層８の方へ伸びにくくなる。 - 特許庁

To provide an SiC semiconductor device allowing a depletion layer smooth from the inside toward the outside to be formed in an end region of a semiconductor substrate using silicon carbide as a material.例文帳に追加

炭化珪素を材料とする半導体基板の終端領域に、内側から外側に向かって滑らかな空乏層を形成することができるＳｉＣ半導体装置を提供する。 - 特許庁

For a comparatively small reception signal, the depletion type FETs (M1, M2) operate in a non-saturation region and allow the reception signal to pass from an input terminal IN to a reception amplifier 20.例文帳に追加

そして、比較的小さな受信信号に対して、デプレッション型ＦＥＴ（Ｍ１，Ｍ２）が非飽和領域で動作し、入力端子ＩＮから受信アンプ２０まで受信信号を通過させる。 - 特許庁