「p-n-p junction」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To know the effective concentration of a p-layer and an n-lyer of a striped parallel pn layer provided in a vertical super junction semiconductor element.例文帳に追加

縦型超接合半導体素子に設けられたストライプ状の並列ｐｎ層の各ｐ層およびｎ層の実効濃度を知ること。 - 特許庁

Moreover, the n-type regions 105 and the p-type regions 106 are alternately arranged in the [0-1-1] direction of the pn junction layer 101.例文帳に追加

また、ｎ型領域１０５およびｐ型領域１０６は、ｐｎ接合層１０１の[０−１−１］方向に交互に配列している。 - 特許庁

It is preferable that an area of the p-n junction is not more than 300 μm^2 per 1 μm^3 of the active layer, and an active layer in a photoelectric conversion element contains fullerene derivatives and polymer compounds.例文帳に追加

また、光電変換素子中の活性層がフラーレン誘導体と高分子化合物とを含むことが好ましい。 - 特許庁

To provide a low-cost semiconductor integrated circuit device in which a chip area is reduced by using p-n junction isolation for isolating side faces.例文帳に追加

側面の分離にｐｎ接合分離を用い、チップ面積を縮小化し、低コストの半導体集積回路装置を提供する。 - 特許庁

A part of the p-type polycrystalline SiGe is hydrogenated and rendered n-type using this method thus attaining a pn junction conveniently.例文帳に追加

このような手法を用い、ｐ型の多結晶ＳｉＧｅの一部に水素処理を施してｎ型化し、ｐｎ接合を簡便に得る。 - 特許庁

At least a part of the wave guide path 8 is formed of a P-N junction and has an end to which light to be detected is supplied.例文帳に追加

導波路8 の少なくとも一部はＰＮ接合部によって形成され、検出すべき光を供給される端部を有する。 - 特許庁

This device has a rectifying characteristic which is equivalent to that of an ordinary semiconductor p-n junction, and exhibits the function of a diode or a transistor.例文帳に追加

本デバイスは、通常の半導体ｐｎ接合と同等の整流特性を有しダイオード若しくはトランジスタとしての機能を発揮する。 - 特許庁

To provide a semiconductor light emitting element that suppresses electric short-circuiting of a p-n junction portion of a semiconductor element layer.例文帳に追加

半導体素子層のｐｎ接合部分が電気的に短絡するのを抑制することが可能な半導体発光素子を提供する。 - 特許庁

To provide a reference current generation circuit which does not require a P-N junction diode and in which the temperature dependence of circuit current becomes substantially zero.例文帳に追加

ＰＮ接合ダイオードを必要とせず、回路電流の温度依存性が概略零となる基準電流生成回路を提供する。 - 特許庁

A solar cell has a P-N junction structure between a transparent substrate 1 to be formed with an electrode and an electrode 3 of a low work function.例文帳に追加

太陽電池は、電極を形成する透明基板１と低い仕事関数の電極３の間にｐｎ接合構造を有する。 - 特許庁

In the region for absorbing noise charges, a P-N junction is formed simultaneously with the formation of a photodiode, and one end of the region is fixed to a power source voltage.例文帳に追加

ノイズ電荷吸収領域には、フォトダイオードと同時にＰＮ接合が形成され、その一端が電源電圧に固定される。 - 特許庁

A gate electrode 8 is formed like a "ladder" above striped n-pillar layer 3 and p-pillar layer 4 exhibiting a super-junction structure.例文帳に追加

スーパージャンクション構造をなすストライプ状のｎピラー層３及びｐピラー層４の上方に、ゲート電極８を「あみだ状」に形成する。 - 特許庁

Since the p-layer and the n-layer are formed by epitaxial growth technology, a heavily doped pn junction is formed with high accuracy.例文帳に追加

エピタキシャル結晶成長技術でｐ層、ｎ層を形成しているので高不純物濃度のｐｎ接合が精度よく形成される。 - 特許庁

In this manner, an impurity profile of the p-n junction becomes abrupt, and further, an impurity concentration of a junction region forming the p-n junction with the gate region GR in the channel-formed region is higher than those of a center region in the channel-formed region and of an epitaxial layer EPI.例文帳に追加

これにより、ｐｎ接合の不純物プロファイルを急峻にするとともに、チャネル形成領域のうち、ゲート領域ＧＲとｐｎ接合を形成する接合領域の不純物濃度が、チャネル形成領域の中央領域の不純物濃度およびエピタキシャル層ＥＰＩの不純物濃度よりも高くする。 - 特許庁

Thus, a pn junction between the n well 1 and the p^+ diffusion region 2 and that between the n well 1 and the p^+ diffusion region 3 operate as the pn varactor whose capacitance changes by the control voltage VT.例文帳に追加

これにより，ｎウェル１とｐ^+ 拡散領域２との間のｐｎ接合と，ｎウェル１とｐ^+ 拡散領域３との間のｐｎ接合とがともに，制御電圧ＶＴによりキャパシティが変化するｐｎバラクタとして動作する。 - 特許庁

In a vertical MOSFET composed of a cell portion and a termination portion, a super-junction structure in which an n pillar layer 3 and a p pillar layer 4 are provided in the cell portion and n pillar layers 21 and p pillar layers 22 are provided in the termination portion is formed.例文帳に追加

セル部及び終端部からなる縦型ＭＯＳＦＥＴにおいて、セル部にｎピラー層３及びｐピラー層４を設け、終端部にｎピラー層２１及びｐピラー層２２を設けたスーパージャンクション構造を形成する。 - 特許庁

In a desired logic circuit provided to a semiconductor device which is constituted as a logic product, a P-N junction is constituted by providing a p+-area 12 in the n+-area 10 of the logic circuit on the power source side.例文帳に追加

例えば、ロジック製品としての半導体装置が有する所望のロジック回路において、その電源側のｎ^+領域１０にｐ^+領域１２を備え、これらｎ^+領域１０とｐ^+領域１２とでＰＮ接合部を構成する。 - 特許庁

This element has a structure, where a stacked matter S which contains a p-n junction structure and is constituted of a GaN crystal layer is formed on a crystal substrate 1 and a p-type side electrode Q1 and an n-type side electrode Q2 are formed on the stacked matter.例文帳に追加

結晶基板１上に、ｐｎ接合構造を含みＧａＮ系結晶層からなる積層体Ｓを形成し、これにｐ型側電極Ｑ１、ｎ型側電極Ｑ２を形成した構造を有する受光素子。 - 特許庁

The pn junction diode 22a for temperature detection is formed with an n-type diffusion layer 21 formed in the p-type diffusion layer 20 as a cathode region, and a P^+ diffusion layer 19b formed in the n-type diffusion layer 21 as an anode region.例文帳に追加

温度検出用ＰＮ接合ダイオード２２ａは、Ｐ型拡散層２０内に形成されるＮ型拡散層２１をカソード領域とし、Ｎ型拡散層２１内に形成されるＰ＋拡散層１９ｂをアノード領域とする。 - 特許庁

A p-type diffusion layer 111a is formed on a surface part of the n-type epitaxial layer 104 being isolated from the p-type silicon substrate 101 and made a top gate of the junction field effect transistor 151.例文帳に追加

前記Ｐ型シリコン基板１０１から離れて前記Ｎ型エピタキシャル層１０４の表面部分にＰ型拡散層１１１ａを形成し、接合型電界効果トランジスタ１５１のトップゲートとする。 - 特許庁

When introducing n-type impurities, since the p-n junction diode will not be formed, a current can flow, from the bit line 19 to the source line 17a through conduction of the transistor.例文帳に追加

ｎ型の不純物が導入される場合にはｐｎ接合ダイオードが形成されないので、トランジスタの導通によりビット線１９からソース線１７ａへ電流が流れる。 - 特許庁

The pn junction is formed by an n-type semiconductor layer 9 formed on a semiconductor substrate 7 and a p-type semiconductor layer 10 laminated on the n-type semiconductor layer.例文帳に追加

このｐｎ接合部は、半導体基板７に形成されたｎ型半導体層９とその上に積層されたｐ型半導体層１０とにより構成されている。 - 特許庁

This LED uses a GaN nano rod 30 in which an n-type GaN nanorod 31, an InGaN quantum well 33, and a p-type GaN nano rod 35 are arranged continuously in the longitudinal direction, by inserting the InGaN quantum well 33 between the junction surfaces of the p-n junction GaN nanorods 31 and 35.例文帳に追加

ｐ-ｎ接合ＧａＮナノロッドのｐ-ｎ接合面にＩｎＧａＮ量子井戸(quantum well)を差し込んで、ｎ型ＧａＮナノロッド３１、ＩｎＧａＮ量子井戸３３、およびｐ型ＧａＮナノロッド３５がこの順に長手方向に連続してなるＧａＮナノロッド３０を用いる。 - 特許庁

The back of a semiconductor substrate 2 is polished, for example, when the thickness for transmitting a short-wave length laser beam, having a wavelength of approximately becomes 1 μm, and then the short-wavelength laser beam is applied to a section, where a p-n junction has been formed, OBIC starts to flow at the p-n junction section.例文帳に追加

半導体基板２の裏面を研磨し、たとえば波長が約１μｍ以下の短波長レーザの透過できる膜厚となった時に、その短波長レーザをｐｎ接合が形成されている部分に照射すると、そのｐｎ接合部にはＯＢＩＣが流れ始める。 - 特許庁

An ESD protection circuit includes: a PNPN junction in which a P-side of one end is connected to a terminal and an N-side of another end is connected to ground; and a PMOS transistor in which a source and a gate are connected to an N-side of a PN junction having a P-side connected to ground and a drain is connected to the terminal.例文帳に追加

ＥＳＤ保護回路は、端子に一端のＰ側が接続されグラウンドに他端のＮ側が接続されるＰＮＰＮ接合と、グラウンドにＰ側が接続されるＰＮ接合のＮ側にソース及びゲートが接続され、前記の端子にドレインが接続されるＰＭＯＳトランジスタとを含む。 - 特許庁

One acicular crystal is grown in a thin line 1 by adding a catalytic substance, and a crystalline thin film diode having a p-n junction or a p-i-n junction is manufactured in the thin line part 1, or a crystalline thin film transistor having the thin line part 1 as a channel is manufactured.例文帳に追加

触媒物質を添加して細線部１内に一つの針状結晶を成長させ、この細線部１内にｐ−ｎ接合やｐ−ｉ−ｎ接合を有する結晶性薄膜ダイオードを作製するか、細線部１をチャネルとする結晶性薄膜トランジスタを作製する。 - 特許庁

In this hetero-junction bipolar transistor, an n+-type AlGaAs emitter layer 5, a p+-type GaAs base layer 6, an n-type GaAs collector layer 7, an n+-type GaAs collector cap layer 8, and a collector electrode 11 made of an alloy of AuGe and Ni sequentially formed on an n+-type GaAs substrate 1.例文帳に追加

本発明のヘテロ接合バイポーラトランジスタは、n^+型GaAs基板１上にｎ^+型AlGaAsエミッタ層５、ｐ^+型GaAsベース層６、ｎ型GaAsコレクタ層７、ｎ^^+型GaAsコレクタキャップ層８、AuGeとNiの合金から成るコレクタ電極１１を順次形成している。 - 特許庁

A channel region between an n^+ source region 6a and an n^- expansion drain region 2 is constructed from a (p) epitaxial layer 21 of uniform density to incur discontinuous density distribution in the vicinity of a pn junction between the n^- expansion drain region 2 and the (p) epitaxial layer 21.例文帳に追加

ｎ^+ソース領域６ａとｎ^-拡張ドレイン領域２との間のチャネル領域を、均一な濃度のｐエピタキシャル層２１で構成し、ｎ^-拡張ドレイン領域２とｐエピタキシャル層２１とのｐｎ接合付近に不連続な濃度分布を生じさせる。 - 特許庁

The CCD solid-state imaging module includes: a CCD area sensor including an n-type substrate and a p-well formed to the n-type substrate; and an overcurrent prevention means for preventing a forward bias from being applied to a junction between the n-type substrate and the p-well.例文帳に追加

ＣＣＤ固体撮像モジュールは、ｎ型基板と前記ｎ型基板に形成されるｐウェルとを有するＣＣＤエリアセンサと、前記ｎ型基板と前記ｐウェルとの間の接合に順バイアスが印加されることを防止する過電流防止手段とを有する。 - 特許庁

The vertical junction field effect transistor 1a includes an n+-type drain semiconductor part 2, an n-type drift semiconductor part 3, a p+-type gate semiconductor part 4, an n-type channel semiconductor part 5, and an n+-type source semiconductor part 7.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７とを備える。 - 特許庁

The DZ 220 is constituted by the junction between an N-type impurity diffused layer 54 continuous to the drain region and a p-type impurity diffused layer.例文帳に追加

ＤＺ２２０はドレイン領域に連続するＮ型不純物拡散層５４とＰ型不純物拡散層５６との接合により構成される。 - 特許庁

The P-type semiconductor region and the N-type semiconductor regions of the PN junction (106) of the gate electrode are electrically insulated from each other.例文帳に追加

この際、ゲート電極のＰＮ接合部（１０６）のＰ型半導体領域とＮ型半導体領域とが電気的に絶縁されている。 - 特許庁

The gate of the power switching element 11 of a voltage driven type is connected to a junction point between sources of a n-channel FET13 and a p-channel FET14.例文帳に追加

電圧駆動型パワースイッチング素子１１のゲートは、ｎチャネルＦＥＴ１３とｐチャネルＦＥＴ１４のソースの接続点に接続されている。 - 特許庁

To promote the miniaturization and speedup of an MISFET by making the suppression of the short channel effect compatible with the reduction of the p-n junction capacitance.例文帳に追加

短チャネル効果の抑制とｐｎ接合容量の低減とを両立させることによって、ＭＩＳＦＥＴの微細化、高速化を推進する。 - 特許庁

A p-n junction is formed on a semiconductor substrate by irradiating a phosphorous containing plasma and then a silicon nitride film is formed on the surface of the substrate.例文帳に追加

リンを含むプラズマを基板に照射して半導体基板にｐｎ接合を形成した後、基板の表面にシリコン窒化膜を形成する。 - 特許庁

An overlay length L1 from the P-N junction to the end portion of the low resistivity part 11 is at least 10 μm and at most 100 μm.例文帳に追加

そして、上記ＰＮ接合から低比抵抗部１１の端部までのオーバーレイ長さＬ１が、１０μｍ以上１００μｍ以下である。 - 特許庁

(1) The thin-film magnetic sensor includes a diode substrate including a Zener diode type p-n junction, and a TMR element formed on its surface.例文帳に追加

（１）薄膜磁気センサは、ツェナーダイオード型のｐｎ接合を備えたダイオード基板と、その表面に形成されたＴＭＲ素子とを備えている。 - 特許庁

Ion-implantation of hydrogen is made in the substrate 1, and an implanted defect layer 5 is formed at a position deeper than the P-N junction interface.例文帳に追加

そして、半導体基板１に水素のイオン注入を施し、Ｐ−Ｎ接合界面より深い位置に注入欠陥層５を形成する。 - 特許庁

To provide a semiconductor hetero-junction film wherein a p-type and an n-type organic semiconductor materials are uniformly mixed and having a high energy conversion efficiency.例文帳に追加

ｐ型およびｎ型の有機半導体物質が均一に混合された、エネルギー変換効率の高い半導体ヘテロ接合膜を提供する。 - 特許庁

In a CMOS transistor 100 consisting of transistors 1, 2, there is the p-n junction J5 which is formed with the semiconductor layers 10, 20.例文帳に追加

トランジスタ１，２から構成されるＣＭＯＳトランジスタ１００において半導体層１０，２０が形成するｐｎ接合Ｊ５が存在する。 - 特許庁

In a device active region 2, the super-junction structure is formed of an n-type drift layer 7 and a p-type pillar-shaped resurf 14.例文帳に追加

素子活性領域２において、ｎ型ドリフト層７とｐ型柱状リサーフ部１４とによってスーパージャンクション構造が形成されている。 - 特許庁

The projected guard ring area 17 forms a p-n junction 23 on the second area 13c of the barium nitride semiconductor layer 13 of a first conductivity type.例文帳に追加

凸状のガードリング領域１７は第１導電型窒化ガリウム系半導体層１３の第２のエリア１３ｃにｐｎ接合２３を成す。 - 特許庁

N-type extension high- concentration impurity diffusion layers 15 possessed of a shallow junction and N-type high-concentration impurity diffusion layers 14 possessed of a deep junction are each formed on both sides of the P-type impurity diffusion layer 13.例文帳に追加

ｐ型の不純物拡散層１３の両側には、浅い接合を持つｎ型のエクステンション高濃度不純物拡散層１５及び深い接合を持つｎ型の高濃度不純物拡散層１４が形成されている。 - 特許庁

The MOSFET has a super-junction structure wherein a first n-type pillar layer 13, a p-type pillar layer 14, and an n-type pillar layer 15 are periodically and alternately placed on an n^+-type drain layer 12.例文帳に追加

このＭＯＳＦＥＴは、ｎ＋型ドレイン層１２上に、第１ｎ型ピラー層１３と、ｐ型ピラー層１４と、ｎ型ピラー層１５とを周期的に交互に配置してなるスーパージャンクション構造を有している。 - 特許庁

A capacitance is parasitic with respect to the inductor results in a series connection of a MOS junction capacitance and a p-n junction capacitance to the semiconductor substrate, thus reducing the parasitic capacitance.例文帳に追加

こうすると、インダクターに寄生する容量はＭＯＳ容量とＰＮ接合容量とを半導体基板に対して直列接続した構成になり、その寄生容量が低減できる。 - 特許庁