「p-n-p junction」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A thermoelectric element comprises P type elements 3 made of a P type thermoelectric material, N type elements 4 made of an N type thermoelectric material, and two substrates 2 having metal electrodes 5 which can form pairs of PN junction by bonding these different kinds of element 3, 4 in pair.例文帳に追加

Ｐ型熱電材料からなるＰ型エレメント３と、Ｎ型熱電材料からなるＮ型エレメント４と、これら異種エレメント３、４を一対ずつ接合してＰＮ接合対を形成可能な金属電極５を有する２枚の基板２等、から構成されている。 - 特許庁

A p-type second well 23 and an n-type layer 24 in a stray diffusion layer type output circuit are formed in self-alignment ways to completely deplete the p-type second well 23 around the n-type layer 24 and eliminate the parasitic capacity around the peripheral part of the junction.例文帳に追加

浮遊拡散層型出力回路におけるｐ型第二ウエル２３とｎ型層２４を自己整合で形成することによって、ｐ型第二ウエル２３をｎ型層２４の周辺で完全に空乏化し接合周辺部分の寄生容量をなくした。 - 特許庁

The photodiode also comprises a region (4) which extends transversely relative to the planes of the layers, where the region (4) is in contact with the collection layer (2) and the confinement layer (3) and has a conductivity type opposite to the first conductivity type so as to form a p-n junction with the stack.例文帳に追加

そのフォトダイオードは、前記層の面に対して横断して延在する領域(4)も含み、前記領域はコレクション層(2)と閉じ込め層(3)に接触し、前記スタックとp-n接合を形成するために前記第1導電型と反対の導電型を有する。 - 特許庁

Thus, even when light is applied to the bidirectional Zener diode IZD, the light can be prevented from entering the p-n junction formed at the boundary between the n-type semiconductor region NR and the p-type semiconductor region PR from the inner wall of the trench TR.例文帳に追加

したがって、双方向ツェナーダイオードＩＺＤに光が照射されても、トレンチＴＲの内壁から、ｎ型半導体領域ＮＲとｐ型半導体領域ＰＲの境界に形成されているｐｎ接合へ光が入射することを防止できる。 - 特許庁

Also, of a p-n junction formed of the p-type base layer 24 and an n-type emitter layer 25 in a contact region equipped with a base electrode is removed so that ineffective currents, without contribution to a bipolar transistor operation can be prevented from running between the emitter and base.例文帳に追加

また、ｐ型ベース層２４とｎ型エミッタ層２５とで形成されたｐｎ接合のうち、ベース電極が設けられるコンタクト領域のものを除去することによって、バイポーラトランジスタ動作に寄与しない無効な電流がエミッタ・ベース間に流れることを防止する。 - 特許庁

The light emitting device is provided with a substrate 21, a junction structure comprising an n-type semiconductor layer 22 and a p-type semiconductor layer 23 which are formed on a front surface of the substrate 21, and an n electrode 24 formed on the n-type semiconductor layer 22.例文帳に追加

基板２１と、基板２１の上表面に形成されるｎ型半導体層２２とＰ型半導体層２３の接合体構造と、ｎ型半導体層２２に形成されるｎ電極２４とを備える。 - 特許庁

The shortest distance Lnch from a pn junction interface between the n^- region 1 and the p^+ region 2 to the joint between the wiring layer 11 and the n^- region 1 is shorter than the diffusion length Lp of a hole in the n^- region 1.例文帳に追加

ｎ^-領域１とｐ^+領域２とのｐｎ接合界面と配線層１１およびｎ^-領域１の接合部との最短距離Ｌｎｃｈが、ｎ^-領域１における正孔の拡散長Ｌｐよりも短い。 - 特許庁

The semiconductor laser 1 comprises an n-type GaN substrate 2, a semiconductor laminate structure 3 that is formed on the n-type GaN substrate 2 and includes a p-n junction, and an electrode 8 formed on the semiconductor laminate structure 3.例文帳に追加

半導体レーザ１は、ｎ型ＧａＮ基板２と、ｎ型ＧａＮ基板２上に形成されｐｎ接合を含む半導体積層構造３と、半導体積層構造３上に形成された電極８とを有する。 - 特許庁

A hetero-junction element 100 in one embodiment of the present invention is made of an inorganic semiconductor material and consists of a p-type layer 1, an n-type layer 2, and an alternate hetero-junction layer 5.例文帳に追加

本発明の一実施例に係るヘテロ接合素子１００は、無機半導体材料により構成されており、ｐ型層１、ｎ型層２、および交互ヘテロ接合層５により構成されている。 - 特許庁

SEMICONDUCTOR DEVICE, METHOD OF FORMING ASYMMETRIC P/N JUNCTION FOR FET DEVICE, AND METHOD OF FORMING FET DEVICE (ASYMMETRIC SOURCE/DRAIN JUNCTION FOR LOW-POWER SILICON-ON-INSULATOR DEVICE)例文帳に追加

半導体デバイス、ＦＥＴデバイスに非対称的なｐ／ｎ接合を形成する方法及びＦＥＴデバイスを形成する方法（低電力消費のシリコン・オン・インシュレータ・デバイスのための非対称的なソース／ドレイン接合） - 特許庁

To provide an element isolation structure for semiconductor device which can suppress the occurrence of parasitic transistors, while the breakdown voltage is secured in a junction and trench isolation structure combining the P-N junction isolation and trench insulating isolation.例文帳に追加

ＰＮ接合分離とトレンチ絶縁分離を組み合わせた接合・トレンチ分離構造において、耐圧を確保しつつ寄生トランジスタ動作を抑制できる半導体装置の素子分離構造を提供する。 - 特許庁

The trenches 29 are formed in a depth of (b), which is shallower than the deepest junction depth (a) of the channel layer 26, and the trenches 29 are formed so as to be in contact with a p-n junction of the channel layer 26.例文帳に追加

チャネル層２６の最も深い接合深さａよりもトレンチ２９の深さ寸法ｂを浅く形成し、トレンチ２９は側面でチャネル層２６のｐｎ接合と接するように形成する。 - 特許庁

A III-V compound semiconductor junction layer which forms a p-n junction is provided in the area immediately below the pedestal electrode and ohmic electrodes are dispersedly arranged in the open light emitting area.例文帳に追加

台座電極の直下の領域にｐｎ接合を形成するＩＩＩ−Ｖ族化合物半導体接合層を設置し、且つ、開放発光領域にオーミック性電極を分散させて敷設する。 - 特許庁

The P-N rectifying junction includes a base region of first conductivity type (e.g., P-type) provided in the substrate and a semiconductor layer of second conductivity type extending between the base region and the light collecting surface.例文帳に追加

前記Ｐ−Ｎ整流接合は、前記基板に提供される第１導電型（例えば、Ｐ型）のベース領域及び前記ベース領域と前記光受容表面との間に延長される第２導電型の半導体層を含む。 - 特許庁

A current passing through the P-type region 7b in the periphery of the channel is controlled by a PN junction formed by the first and second N-type regions and the P-type source region 14 so as to stabilize the characteristics of the PMOSTFT.例文帳に追加

第１および第２のＮ型領域とＰ型であるソース領域１４に形成されるＰＮ接合によってチャネル部周辺のＰ型領域７ｂを通過する電流を抑制し、ＰＭＯＳＴＦＴの特性を安定化する。 - 特許庁

Further, the P^---type impurity layer 12 is so formed as to be joined with an N^--type impurity layer 2 and has a concentration profile such that the density of P-type impurities (the amount of included impurities) becomes larger with the distance from the junction part.例文帳に追加

また、Ｐ^−−型不純物層１２は、Ｎ^−型不純物層２と接合するように、かつ接合部から離れるほどＰ型不純物の濃度（含まれる不純物の量）が大きくなる濃度プロファイルとなるように、形成する。 - 特許庁

The current flowing through the P-type region 7b around the channel region is suppressed by a PN junction formed in the first and second N-type regions and the source region 14, which is P-type to make the characteristics of the PMOSTFT stable.例文帳に追加

第１および第２のＮ型領域とＰ型であるソース領域１４に形成されるＰＮ接合によってチャネル部周辺のＰ型領域７ｂを通過する電流を抑制し、ＰＭＯＳＴＦＴの特性を安定化する。 - 特許庁

Since a barrier, which is formed by the depletion region, enhances more the current stopping power of the P-N junction part between a body and the drain, a P-type body region can be shallow formed by a low-concentration doping, without generating the problem of punch through.例文帳に追加

空乏領域によって生成されるバリヤがボディ−ドレイン間ＰＮ接合部の電流阻止能力を一層高めるので、Ｐ型ボディ領域を、パンチスルーの問題を生じさせずに低濃度ドープで浅く作ることができる。 - 特許庁

This solar cell has a P-N junction on the light receiving face side of a semiconductor substrate 10 and a passivation film 18 on the rear surface thereof wherein a P type impurity diffusion layer 11 and a P electrode 12 connected therewith, and an N type impurity diffusion layer 13 and an N electrode 14 connected therewith are provided on the surface of the light receiving face.例文帳に追加

半導体基板１０の受光面側にＰＮ接合を有し、裏面上にパッシベーション膜１８を有する太陽電池であって、受光面の表面にＰ型不純物拡散層１１とＰ型不純物拡散層１１に接続されたＰ電極１２、Ｎ型不純物拡散層１３とＮ型不純物拡散層１３に接続されたＮ電極１４とを有している太陽電池。 - 特許庁

The photoelectric conversion element comprises a pn-junction constituted of a p-type semiconductor layer 13 and an n-type semiconductor layer 14 which are sequentially placed in the direction along the principal plane, and includes a p-electrode 11 provided in contact with the p-type semiconductor layer 13 and an n-electrode 12 in contact with the n-type semiconductor layer 14 in the direction extending along the principal plane.例文帳に追加

光電変換素子は、その主面に沿った方向に順次配置されたｐ型半導体層１３およびｎ型半導体層１４により構成されるｐｎ接合からなり、その主面に沿った方向にｐ型半導体層１３と接して配置されたｐ電極１１およびｎ型半導体層１４と接して配置されたｎ電極１２を有する。 - 特許庁

Furthermore, when a structure compounding a P-N junction and a Schottky junction is employed by further providing an anode electrode making Schottky connection with the n-type layer 1, such an effect as the voltage can be reduced when the current rises can be attained through Schottky junction.例文帳に追加

さらには、ｎ型層１とショットキー接続されるアノード電極をさらに設けることによって、Ｐ−Ｎ接合とショットキー接合とが複合してなる構造とすることで、ショットキー接合に由来する、電流立ち上がり時の電圧を小さくできるという効果も併せて得ることができる。 - 特許庁

This mesa-type semiconductor device has a thermal oxide film 16, that protects a pn junction surface, an n-type silicon layer 13, a p-type Si film 12 that is laminated and formed on the n-type silicon layer, and a p-type SiGe film 11 that is laminated and formed on the p-type Si film.例文帳に追加

ｐｎ接合面を保護するための熱酸化膜16を有するメサ型の半導体素子であって、ｎ型シリコン層13と、このｎ型シリコン層上に積層形成されたｐ型Ｓｉ膜12と、このｐ型Ｓｉ膜の上に積層形成されたｐ型ＳｉＧｅ膜11とを具備し、ｐ型ＳｉＧｅ膜11はｐ型Ｓｉ膜12によってｎ型シリコン層13から隔てられている。 - 特許庁

In an area near a rear end face of a resonator, a p-AlGaAs second upper clad layer 109 of the stripe geometry having a nearly triangular cross-sectional shape, n-AlGaAs first current blocking layer 112, n-GaAs second current blocking layer 113, p-GaAs flattened layer 114, and p-GaAs cap layer 116 form a pnp junction.例文帳に追加

共振器後端面近傍の領域において、断面略３角形状のストライプ形状のｐ−ＡｌＧａＡｓ第二上クラッド層１０９、ｎ−ＡｌＧａＡｓ第一電流ブロック層１１２、ｎ−ＧａＡｓ第二電流ブロック層１１３およびｐ−ＧａＡｓ平坦化層１１４およびｐ−ＧａＡｓキャップ層１１６でｐｎｐ接合を形成している。 - 特許庁

In a peripheral high voltage breakdown section, a pn junction section by a p^+-type contact region 22 electrically connected to an emitter electrode 11 and an n^--type layer 1B is formed in a surface section of an n^--type layer 1B.例文帳に追加

外周耐圧部において、ｎ^-型層１Ｂの表層部に、エミッタ電極１１に電気的に接続されたｐ^+型コンタクト領域２２とｎ^-型層１Ｂとによるｐｎ接合部を有する構造とする。 - 特許庁

Consequently, light incident on a light-receiving element 10 is not transmitted through the N+ layer 16, but reaches a PN junction surface between a P-Sub layer 12 and the N-WELL layer 14 to excite electrons.例文帳に追加

これにより、受光素子１０に入射された光は、Ｎ＋層１６を透過せずに、Ｐ−Ｓｕｂ層１２とＮ−ＷＥＬＬ層１４とのＰＮ接合面に到達し、電荷を励起させる - 特許庁

A semiconductor region 200 made into an n-type is formed on a post top of the Zener diode 20, and a p-n junction surface is formed between the semiconductor region 200 and an upper DBR layer 108.例文帳に追加

ツェナーダイオード２０のポスト頂部には、ｎ型化された半導体領域２００が形成されて、半導体領域２００と上部ＤＢＲ層１０８との間にＰＮ接合面が形成される。 - 特許庁

The method of manufacturing a semiconductor thin film comprises a step of coating a substrate with organic molecules containing both anion atoms an cation atoms of a semiconductor as constituent components by various methods such as spraying, dipping, spin coating and evaporating, and heating to react them, resulting in p-type and n-type semiconductors with a p-n junction formed therebetween.例文帳に追加

本願発明は、半導体のアニオン原子とカチオン原子の双方をその分子構成元素に持つ有機分子をスプレー法、ディップ法、スピンコート法、蒸着法など様々な方法で基板に塗布し、加熱反応させて半導体薄膜を作製する製造方法である。 - 特許庁

The photonic crystal has a PIN junction structure formed by joining a P clad 130 made of a P-type semiconductor, an I part 170 including an active part, and an N clad 140 made of an N-type semiconductor together in a first direction, and has the plurality of resonators including the active part 160.例文帳に追加

フォトニック結晶は、Ｐ型半導体からなるＰクラッド１３０、活性部を含むＩ部１７０およびＮ型半導体からなるＮクラッド１４０が第１の方向に接合されたＰＩＮ接合構造を有するとともに、該活性部１６０を含む複数の共振器を有する。 - 特許庁

To solve the following problem; it is difficult to manufacture a semiconductor light emitting element which emits light between a conduction band and a valence band when a p-type or n-type semiconductor is difficult to manufacture in a conventional semiconductor light emitting element which is constituted of junction between a p-type semiconductor and an n-type semiconductor.例文帳に追加

従来の半導体発光素子は、主に、ｐ型半導体とｎ型半導体の接合から構成されるが、ｐ型又はｎ型の半導体が作製困難な場合には伝導帯と価電子帯の間で発光する半導体発光素子を作製することが難しい。 - 特許庁

The barrier conductor 8 on the bottom of a plug 11b is in contact with the n^--type semiconductor region 2 and the p^+-type semiconductor region 5 for connection with the p^+-type semiconductor region 5 in ohmic manner, and then Schottky junction is formed between the barrier conductor film and the n^--type semiconductor region 2.例文帳に追加

プラグ部１１ｂの底部のバリア導体膜８は、ｎ^−型半導体領域２とｐ^＋型半導体領域５の両者に接し、ｐ^＋型半導体領域５とオーミック接続するが、ｎ^−型半導体領域２との間にショットキ接合が形成されている。 - 特許庁

Here, a depletion layer is made at the interface (that is, the P-N junction face) between the n-type silicon substrate 101 and a p-type epitaxial film 102, so the parasitic capacity C8 and C9 in the vicinity of this interface becomes very small, therefore, the composite capacity of the noise propagation passage at large becomes small.例文帳に追加

ここで、Ｎ型シリコン基板１０１とＰ型エピタキシャル薄膜１０２との界面（すなわちＰＮ接合面）には、空乏層が形成されるので、この界面付近の寄生容量Ｃ_8 ，Ｃ_9 は非常に小さくなり、このためノイズ伝搬経路全体の合成容量も小さくなる。 - 特許庁

A P-type semiconductor layer 30 added a prescribed impurity is provided in a prescribed region of the surface 20a side opposite to the Si substrate 10 of the N^--type Si substrate 20, and a photodiode 1 having a PN junction by the N^--type Si substrate 20 and the P-type semiconductor layer 30 is constituted.例文帳に追加

また、Ｎ^−型Ｓｉ基板２０のＳｉ基板１０とは反対側の面２０ａ側の所定領域に、所定の不純物が添加されたＰ型半導体層３０を設けて、Ｎ^−型Ｓｉ基板２０とＰ型半導体層３０とによるＰＮ接合を有するフォトダイオード１を構成する。 - 特許庁

The N-type impurity diffusion layer 13 and the P-type impurity diffusion layer 14 are placed in parallel with a substrate face of a semiconductor substrate 11 as two layers, and a PN junction comprising the N-type impurity diffusion layer 13 and the P-type impurity diffusion layer 14 forms a diode structure.例文帳に追加

Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４は半導体基板１１の基板面に対して平行となるように２層に設けられ、該Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４とのＰＮ接合によるダイオード構造が形成される。 - 特許庁

To enlarge the area of pn junction interface by preventing the short circuit between an n-electrode and a p-type nitride semiconductor layer and reducing the area of occupation of the n-electrode, in a pn junction type nitride semiconductor element made on an insulating substrate.例文帳に追加

絶縁基板上に形成されたｐｎ接合型窒化物半導体素子において、ｎ電極とｐ型窒化物半導体層の短絡を防止すると共にｎ電極の占有面積を減少することにより、ｐｎ接合界面の面積を広げる。 - 特許庁

A P-N junction surface, made of the region 36 and the layer 33, is formed substantially in plane with the sidewall of the groove 34 of the region 36 side.例文帳に追加

Ｐ^−型ウェル領域３６と半導体層３３とからなるＰＮ接合面は、Ｐ^−型ウェル領域３６側の溝３４の側壁に略面一に形成されている。 - 特許庁

To provide a scanning capacitance microscope(SCM) with which a p-n junction position in a semiconductor sample can be specified with high detection sensitivity and to provide a measuring method using the SCM.例文帳に追加

半導体試料中のｐ−ｎ接合位置を高い検出感度で特定できる走査型容量顕微鏡（ＳＣＭ）とそれを用いた測定方法を提供する。 - 特許庁

The mask is removed, and then a conducting electrode 2 is formed to contact with the first part 17a of the now-exposed p-n junction 17, and this obtains a light emitting device 1.例文帳に追加

そして、マスクを除去したのち、露出するｐ−ｎ接合部１７の第一部分１７ａと接触するように通電電極２を形成し、発光素子１を得る。 - 特許庁

To provide a method of manufacturing a semiconductor device, in which level difference of a surface layer of a parallel p-n junction is eliminated and variance in quality of a chip is suppressed as a result.例文帳に追加

トレンチ形成工程を有する半導体装置の製造方法において、並列ｐｎ構造の表面層の段差を解消し、チップの品質のばらつきを抑えること。 - 特許庁

To provide a laminated thin film element of p-n junction type having a high stability, less defects, and sufficient tight attachment, and a method of manufacturing the element.例文帳に追加

安定性が高く、欠陥の少ない、十分な密着性を有するｐ−ｎ接合型の積層薄膜素子および該素子の製造方法を提供することをその目的とする。 - 特許庁

To improve a breakdown voltage at the pn junction of a semiconductor device consisting of a semiconductor substrate having a p-type semiconductor region and an n-type semiconductor region.例文帳に追加

ｐ型半導体領域、ｎ型半導体領域を有する半導体基板から成る半導体素子のｐｎ接合部における耐圧性の向上を可能にする。 - 特許庁

The solar cell 10 includes a crystal Si layer 50 having p-n junction, and a semiconductor layer 60 formed on a first principal plane 50as of the crystal Si layer 50.例文帳に追加

、太陽電池１０は、ｐｎ接合を有する結晶Ｓｉ層５０と、結晶Ｓｉ層５０の第１主面５０ａｓ上に形成された半導体層６０とを備える。 - 特許庁

To provide a manufacturing method of a p-n junction element in nano scale or semiconductor element of nano scale such as CMOS, by utilizing nano particles with no mask or fine pattern.例文帳に追加

マスクや微細パターンなしにナノ粒子を利用し、ナノスケールのｐ−ｎ接合素子またはＣＭＯＳのようなナノスケールの半導体素子の製造方法を提供する。 - 特許庁

Moreover, the trench groove GRV is filled with a light-shielding member so that light can be prevented from impinging on the p-n junction formed on the inside surface of the trench groove GRV.例文帳に追加

更に、上記トレンチ溝ＧＲＶに遮光部材が埋め込まれることで、トレンチ溝ＧＲＶ内面に形成されたｐｎ接合部への光の入射を防止できる。 - 特許庁

To provide an n type buffer layer for hetero junction satisfactory in joint property and stable in characteristics on a light absorbing layer configured of a p type compound semiconductor.例文帳に追加

ｐ型化合物半導体からなる光吸収層の上に、接合性の良い特性の安定したヘテロ接合のためのｎ型のバッファ層を設けるようにする。 - 特許庁

When the difference of a signal line 2 voltage and the bias voltage VC becomes higher than the P-N junction built-in voltage of the clamp element 5, the clamp element is made conductive and clamps overshoot/ undershoot voltages.例文帳に追加

信号線（２）とバイアス電圧（ＶＣ）の差が、クランプ素子（５）のＰＮ接合ビルトイン電圧よりも高くなるとクランプ素子が導通し、オーバーシュート／アンダーシュート電圧をクランプする。 - 特許庁