「p-n-p junction」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The solar cell includes a substrate having a light collecting surface and a P-N rectifying junction.例文帳に追加

本発明の太陽電池は、光受容表面及びＰ−Ｎ整流接合を有する基板を含む。 - 特許庁

After van SiO2 film containing N-type impurity P is formed on the surface of a P-type silicon substrate 14, the P-type silicon substrate 14 is heated so that the P in the SiO2 film is diffused in the surface layer of the P-type silicon substrate 14 without generating PN junction.例文帳に追加

Ｐ型シリコン基板14の表面に、Ｎ型不純物Ｐを含んだＳｉＯ_２膜を形成した後、Ｐ型シリコン基板14を加熱して、上記ＳｉＯ_２膜中のＰを、ＰＮ接合を生成することなく、Ｐ型シリコン基板14の表面層中に拡散させる。 - 特許庁

To provide a method of manufacturing a junction gate field effect transistor which suppresses the variation in p-layer impurity in a gate region and can attain proper p-n junction characteristics for the transistor.例文帳に追加

ゲート領域でのｐ層不純物のばらつきを抑制すると共に、良好なｐｎ接合特性を得る接合ゲート型電界効果トランジスタの製造方法を提供する。 - 特許庁

A separate implantation step is done in a zone surrounding the high voltage p++/n- well junction, in order to acquire a p- type implant region adjacent to the junction.例文帳に追加

接合部周辺のｐ^−タイプのインプラント領域を得るために、別の注入ステップが、高耐圧ｐ^＋＋／ｎ^−ウエル接合部を取り囲んでいるゾーンにおいて行われることを特徴とする。 - 特許庁

In a transistor part 10a, a junction capacity of a p-n junction between a p-type base layer 4 and the emitter layer 51 is limited to a low level, to prevent a decrease in high-frequency characteristics.例文帳に追加

トランジスタ部１０ａでは、ｐ型ベース層４とエミッタ層５１との間に形成されるｐｎ接合の接合容量は低く抑られ、高周波特性の劣化が防止される。 - 特許庁

The n-type punch layer 25 and the p^--type semiconductor layer 23 and a p-type well 28 are electrically separated by forming a pn junction.例文帳に追加

ｎ型打抜き層２５とｐ^-型半導体層２３およびｐ型ウエル２８とは、ＰＮ接合が形成されることによって電気的に分離されている。 - 特許庁

By forming the conductive carbon nanotube array 33 in the p-type semiconductor layer 34, the surface area of p-n junction can be maximized.例文帳に追加

ｐ型半導体層３４の内部に伝導性炭素ナノチューブ配列体３３を設けることによって、ｐ−ｎ接合の表面積を最大化することができる。 - 特許庁

A barrier metal 12 building a Schottky junction 26 is formed on the n^--layer 21 between the p guard rings 22 and a reverse connection diode 20 made of a p poly-silicon layer 27 and an n poly-silicon layer 28 is formed between the p guard ring 22 and the p^+-layer 24 via an oxide film 13.例文帳に追加

ｐガードリング２２で挟まれたｎ^- 層２１上にショットキー接合２６を形成するバリアメタル１２を形成し、ｐガードリング２２とｐ^+ 層２４の間に酸化膜１３を介してｐポリシリコン層２７とｎポリシリコン層２８からなる逆接ダイオード２０を形成する。 - 特許庁

An inductor is provided in a specified region and a high concentration n+ type diffused layer is formed beneath an isolating oxide film of that specified region, thereby forming a p-n junction with the n+ type diffused layer and a p- type semiconductor substrate.例文帳に追加

インダクターを設けた所定領域の分離酸化膜下に高濃度Ｎ^+形拡散層を形成して、そのＮ^+形拡散層とＰ^-形半導体基板からなるＰＮ接合を設けている。 - 特許庁

After p-type impurities have diffused from one main surface of a pair of main surfaces of an n-type substrate 1 and a p-n junction is formed, mesa-type grooves 5 are formed in the n-type substrate 1 so as to expose the p-n junction in prescribed regions, and glass films 7 are applied to the mesa-type groove 5.例文帳に追加

一対の主表面を有するｎ型基板１の一方の主表面からｐ型の不純物を拡散してｐｎ接合を形成した後に、一方の主表面から所定の領域にｐｎ接合が露出するようにｎ型基板１にメサ型の溝５を設け、このメサ型の溝５にガラス被膜７を形成する。 - 特許庁

METHOD FOR PRODUCING PROTEIN SEMICONDUCTOR, PROTEIN SEMICONDUCTOR, METHOD FOR PRODUCING P-N JUNCTION, P-N JUNCTION, METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, ELECTRONIC APPARATUS, AND METHOD FOR CONTROLLING CONDUCTIVITY TYPE OF PROTEIN SEMICONDUCTOR例文帳に追加

タンパク質半導体の製造方法、タンパク質半導体、ｐｎ接合の製造方法、ｐｎ接合、半導体装置の製造方法、半導体装置、電子機器およびタンパク質半導体の導電型の制御方法 - 特許庁

To provide a structure of a novel p-n junction type nitride semiconductor light emitting element wherein a metal except metals forming good ohmic contact with a p-type nitride semiconductor is used as a p-side electrode.例文帳に追加

ｐ型窒化物半導体と良好なオーミック接触を形成する金属以外の金属をｐ側電極として用いる、新規なｐｎ接合型の窒化物半導体発光素子の構造を提供する。 - 特許庁

To supply a light-emitting diode, in which there is no thyristor malfunction, that is, any p-n-p-n junction is not generated near a composition boundary, with a yield higher than in the conventional manner.例文帳に追加

サイリスタ不良が発生しない、すなわち組成界面付近でｐ−ｎ−ｐ−ｎ接合が発生しない発光ダイオードを、従来よりも高歩留りで供給可能にすること。 - 特許庁

To faithfully simulate a reverse recovery current of a semiconductor element having a p-n junction part in accordance with an actual physical condition (that is, an actual operation environment) of the semiconductor element.例文帳に追加

p-n接合部を有する半導体素子の逆回復電流を、忠実に、当該半導体素子の実際の物理条件（即ち実際の動作環境）に即してシミュレーションすること。 - 特許庁

When a voltage is applied between the P-type impurity regions 15b and 15b via metal wiring 9 and 9, two P-N junctions formed on the junction surface between the N-type impurity region 15a and the P-type impurity regions 15b and 15b are formed opposed in the backward and forward directions, and a resistor is composed by either P-N junction.例文帳に追加

メタル配線９，９を介してＰ型不純物領域１５ｂ，１５ｂ間に電圧を印加すると、Ｎ型不純物領域１５ａとＰ型不純物領域１５ｂ，１５ｂの接合面に形成される２つのＰＮ接合が逆方向と順方向で対向して形成され、いずれかのＰＮ接合によって抵抗が構成される。 - 特許庁

This spike prevents diffusion of dopants into another layer, without having to form a p-n junction in the layer.例文帳に追加

スパイクによって、ｐｎ接合を層内に形成することなく、別の層にドーパントが拡散することが防止される。 - 特許庁

To prevent external diffusion in drive-in diffusion of impurities added for isolation region formation of a P-N junction.例文帳に追加

ＰＮ接合の分離領域形成用に添加された不純物のドライブイン拡散での外方拡散を防止する。 - 特許庁

To provide the method of processing a high voltage p++/n- well junction in a standard submicron CMOS process.例文帳に追加

標準サブミクロンＣＭＯＳプロセスで、高耐圧ｐ^＋＋／ｎ^−ウエル接合部を処理する方法を提供する。 - 特許庁

The p-type embedded diffusion layer forms n-type embedded diffusion layers 7, 30, and a pn junction region.例文帳に追加

そして、Ｐ型の埋込拡散層は、Ｎ型の埋込拡散層７、３０とＰＮ接合領域を形成している。 - 特許庁

In the lateral junction type field effect transistor, an n-type epitaxial layer 4 and a gate region 5 are formed successively on a p^--epitaxial layer 3.例文帳に追加

ｐ^-エピタキシャル層３上に、ｎ型エピタキシャル層４とゲート領域５とが順に形成されている。 - 特許庁

To provide a ZnO-based oxide semiconductor element capable of easily forming a proper p-n junction.例文帳に追加

良好なｐｎ接合を容易に形成することが可能なＺｎＯ系の酸化物半導体素子を提供する。 - 特許庁

To provide a semiconductor device, having a P-N junction free from voltage oscillation without adversely affecting other parts.例文帳に追加

他に悪影響を及ぼすことなく電圧発振を抑制したＰＮ接合部を有する半導体装置を得る。 - 特許庁

Each active region makes up one intrinsic(i) layer, corresponding to the p-i-n junction structure.例文帳に追加

活性領域は、それぞれ、ｐ−ｉ−ｎ接合構造の対応する１つの真性（ｉ）層を構成している。 - 特許庁

By this size reduction, the sectional area of a p/n junction exposed to radiation is reduced, thereby reducing SER.例文帳に追加

このサイズの低減により、放射にさらされるｐ／ｎ接合の断面積が小さくなることからSERも低減される。 - 特許庁

The solar cell is configured by integrating a P-N junction diode on a single-crystal silicon semiconductor substrate 1.例文帳に追加

太陽電池は、単結晶シリコン半導体基板１上にＰＮ接合ダイオードを集積化して構成される。 - 特許庁

Thereby, the inductance and the capacitance generated between the terminal resistor and the p-n junction structure are reduced.例文帳に追加

これにより、終端抵抗器とｐｎ接合構造との間に生じるインダクタンスやキャパシタンスを低減できる。 - 特許庁

Between the n^--type semiconductor layer 4 and the p-type semiconductor layer 5, a pn junction plane 7 is formed.例文帳に追加

ｎ^−型半導体層４とｐ型半導体層５との間にはｐｎ接合面７が形成されている。 - 特許庁

A solid p-n hetero junction has an electron conductor and a Hall conductor, and further a semiconductor for sensitization.例文帳に追加

固体ｐ−ｎヘテロ接合は、電子導体とホール導体を有し、さらに増感用半導体を有している。 - 特許庁

In a semiconductor device having a PN junction part, a low concentration substrate junction of a p^+ layer and an n^- layer steep in impurity concentration gradient is formed, and a diffusion layer of a p^- layer in a low concentration is formed by making a surface concentration low and diffusing deeply so that it does not make a junction with the n^- layer of the substrate.例文帳に追加

PN接合部を有する半導体装置において、不純物濃度勾配の急峻なｐ^+層とｎ^-層の低濃度基板接合を形成し、低濃度のｐ^-層の拡散層を基板のn-層と接合ができないように表面濃度を薄く、深く拡散させて形成した。 - 特許庁

A bypass capacitor C2 is formed by a P-N junction between an N-type well region 2f and the substrate 2 on the side of a digital circuit block 21.例文帳に追加

デジタル回路ブロック２１側では、Ｎウェル領域２ｆとＰ基板２との間のＰＮ接合によりバイパスコンデンサＣ２を形成する。 - 特許庁

When the semiconductor depletion layer capacitor is used, the dopant density in the vicinity of a junction of a P-N junction or the like is made higher than that of a region isolated from the junction.例文帳に追加

半導体空乏層容量を用いる場合には、ｐｎ接合等の接合近傍のドーパント密度を、接合から離れた領域のドーパント密度よりも高くしておく。 - 特許庁

A P-N junction formed between the layers 13a, 13b and the layers 12a, 12b is only a planar junction.例文帳に追加

第１、第２のベース層１３ａ、１３ｂと第１、第２の埋込層１２ａ、１２ｂとの間に形成されるＰＮ接合はプレーナ接合だけになる。 - 特許庁

This varactor diode does not have a junction formed of the p^+ diffusion layer which is hard to vary in capacity and has high resistance and the n type epitaxial layer 20, so the capacity variation rate of the p-n junction is improved and the diode is driven with the low voltage, so that the capacity variation of the p-n junction can follow up a high-frequency voltage.例文帳に追加

本発明の可変容量ダイオードでは、容量が変化しにくく高抵抗であるｐ^+拡散層４０とｎ型エピタキシャル層２０との接合が形成されないので、ｐｎ接合の容量変化率が向上して低電圧で駆動されるようになり、ｐｎ接合の容量変化が高周波の電圧に追従できるようになる。 - 特許庁

A photodiode chip 1B has a first p-n junction region, formed at an interface between a region 13 and an epitaxial layer 12, and a second p-n junction region formed at an interface between a region 17 and an epitaxial layer 12.例文帳に追加

フォトダイオードチップ１Ｂは、領域１３とエピタキシャル層１２との界面に形成される第１のｐｎ接合領域と、領域１７とエピタキシャル層１２との界面に形成される第２のｐｎ接合領域とを有する。 - 特許庁

The width in the second direction perpendicular to the first direction of the P-type junction portion is narrower than the width in the second direction of the P-type contact portion, and the width in the second direction of the N-type junction portion is narrower than that of the N-type contact portion.例文帳に追加

Ｐ型接合部の第１方向に直交する第２方向の幅は、Ｐ型コンタクト部の第２方向の幅よりも狭く、Ｎ型接合部の第２方向の幅は、Ｎ型コンタクト部の第２方向の幅よりも狭い。 - 特許庁

A P-N junction element ta is applied to a power circuit, where the P-N junction element ta is effective when mounted to each signal and communication functional circuit, activates Peltier effect and Seebeck effect in the same element, and gives noise reduction effect.例文帳に追加

個々の「弱電」機能回路に対して設計製造時に取付けて効果がある「ペルチェ効果及びゼーペック効果を同一素子内で発生してノイズ低減効果を与えるＰＮ接合素子」ｔａを「強電」回路に応用する。 - 特許庁

The protection diode includes: a p-type semiconductor region; an n-type semiconductor region; and the pn-junction interface on which the p-type semiconductor region and the n-type semiconductor region abut each other, wherein recesses and protrusions of the p-type semiconductor region and the n-type semiconductor region are alternatively arranged along the extending direction of the pn-junction interface.例文帳に追加

保護ダイオードは、ｐ型半導体領域と、ｎ型半導体領域と、ｐ型半導体領域およびｎ型半導体領域が当接するｐｎ接合面とを有し、ｐ型半導体領域およびｎ型半導体領域はそれぞれ、ｐｎ接合面の延在方向に沿って凹部と凸部が交互に配置される。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and the p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

A transparent layer 20, an N type layer 14, a P type layer 16, and a P type ohmic layer 22 are formed sequentially on a sapphire substrate 10 thus forming a PN junction light emitting element.例文帳に追加

サファイア基板１０上に順次透明層２０、Ｎ型層１４、Ｐ型層１６、Ｐ型オーミック層２２を形成し、ＰＮ接合型発光素子を形成する。 - 特許庁

To improve integration density of cells per unit area by enabling to reduce the region of p-n junction and isolation parts and the regions formed of p-type semiconductor of cells.例文帳に追加

ｐｎ接合分離部の領域や、セルのｐ型半導体で構成される領域を小さくできるようにし、単位面積当たりのセルの集積密度を向上させる。 - 特許庁

In other words, the strain gauge 24 is constituted of only a single electrically-conductive impurity that is the P-type impurity to provide the strain gauge 24 with a structure having no P-N junction.例文帳に追加

つまり、Ｐ型不純物という単一の導電型の不純物のみによって歪ゲージ２４を構成し、歪ゲージ２４がＰＮ接合が無い構造とする。 - 特許庁

To provide technique for reducing forward resistance by making good use of a pn junction diode, with respect to a diode having a p-type semiconductor region formed on part of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁

A p^+-type semiconductor region 7 is provided in the n^--type semiconductor region 3, and a pn junction is formed between the n^--type semiconductor region 3 and p^+-type semiconductor region 7.例文帳に追加

ｎ^−型半導体領域３には、ｐ^＋型半導体領域７が設けられており、ｎ^−型半導体領域３とｐ^＋型半導体領域７との間にはｐｎ接合が形成されている。 - 特許庁

To provide a technique for reducing forward resistance by utilizing an included pn junction diode, with respect to a diode having a p-type semiconductor region formed on a portion of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁