「source-region」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A gate trench 20 is first formed to pass through an n^+-source region 31 and a p^--body region 41 and reach an n^--drift region 12 at its bottom.例文帳に追加

まず，Ｎ^+ ソース領域３１およびＰ^- ボディ領域４１を貫通してその底部がＮ^- ドリフト領域１２にまで到達するゲートトレンチ２０を形成する。 - 特許庁

Consequently, a fine p-type channel region 5 is formed between the source region 6 and a low-concentration drain region 4 in a self-aligning way.例文帳に追加

これによって、高濃度ソース領域６と低濃度ドレイン領域４との間に自己整合的に微細なｐ型のチャネル領域５を形成する。 - 特許庁

Trenches T are formed so as to reach the low-concentration n-type drain region 2 through the high-concentration n-type source region 8 and the p-type substrate region 3.例文帳に追加

高濃度Ｎ型ソース領域８及びＰ型基板領域３を貫通し且つ低濃度Ｎ型ドレイン領域２に達するトレンチＴが形成されている。 - 特許庁

An n-type channel region 36 is formed on a surface layer of the base region 34 between the source region 35 and the drain layer 33 so as to realize a normally-on type.例文帳に追加

ソース領域３５とドレイン層３３間のベース領域３４の表面層には、ノーマリ・オン型とするために、ｎ型チャネル領域３６が形成されている。 - 特許庁

An In-Sn-O based oxide semiconductor layer, which is placed in the same layer and does not include S_iO_X, is used for the source region or the drain region, and a pixel region.例文帳に追加

ソース領域又はドレイン領域、及び画素領域は同一層のＳｉＯｘを含まないＩｎ−Ｓｎ−Ｏ系酸化物半導体層を用いる。 - 特許庁

In end parts and at the bottom section of a cell section, corner sections of an n^+-type source region 5, a p-type base region 4, and an n^--type drift region 3 are formed into a circular-arc shape.例文帳に追加

セル部の終端部及び底部において、ｎ^+型ソース領域５、ｐ型ベース領域４、ｎ^-型ドリフト領域３の各コーナー部を円弧形状とする。 - 特許庁

An N-type source region 16 and an N-type drain region 18 are formed in a P-well 14 functioning as the substrate region of an NMOS transistor.例文帳に追加

ＮＭＯＳトランジスタの基板領域として機能するＰウェル１４中にＮ型ソース領域１６とＮ型ドレイン領域１８とを形成する。 - 特許庁

Then, a high-concentration p-well region 32 having a concentration higher than that of the other portions of the p-well region 23 is formed on the shallow portion of the n^+ source region 24.例文帳に追加

そして、そのｎ^+ソース領域２４の浅い部分に、ｐウェル領域２３の他の部分よりも濃度が高い高濃度ｐウェル領域３２を形成する。 - 特許庁

A second gate transistor is constituted by permitting the P source region 13, N body region 15, and P column region 2 to face the second gate electrode 16.例文帳に追加

第２ゲート電極１６に対し，Ｐソース領域１３と，Ｎボディ領域１５と，Ｐコラム領域２とが対面して第２ゲートトランジスタを構成している。 - 特許庁

Then, an impurity is doped into the semiconductor layer 3 beyond the gate insulating film 4 to form a source region 6, a drain region 7, and an LDD region 8.例文帳に追加

次に、ゲート絶縁膜４越しに半導体層３に不純物を注入して、ソース領域６、ドレイン領域７及びＬＤＤ領域８を形成する。 - 特許庁

The element comprises a gate, a second conductive drain region, a second conductive source region and a first low-concentration doped region having the second conductivity.例文帳に追加

前記素子はゲートと、第二導電性のドレイン領域と、第二導電性のソース領域と、第二導電性を持つ第一の低濃度ドープ領域とを含む。 - 特許庁

A first gate transistor is constituted by permitting the N source region 3, P body region 5, and N column region 1 to face the first gate electrode 6.例文帳に追加

第１ゲート電極６に対し，Ｎソース領域３と，Ｐボディ領域５と，Ｎコラム領域１とが対面して第１ゲートトランジスタを構成している。 - 特許庁

The element has a SiC substrate 1A in which an n^- type drift region 2 is formed between a p^+ type source region 4 and an n^+ type drain region 1.例文帳に追加

ｐ^＋形ソース領域４とｎ^＋形ドレイン領域１との間にｎ^−形ドリフト領域２が形成されたＳｉＣ基板１Ａを備える。 - 特許庁

A body trigger bias is provided to the TFT body through a dopant in the body contact region and a different impurity in the source region and the drain region.例文帳に追加

ボディコンタクト領域中のド—パンとソース領域中およびドレイン領域の異なった不純物とを通じて、ボディトリガバイアスがＴＦＴ本体に提供される。 - 特許庁

The panning available region indicates whether a source image extends beyond an edge of the viewport, and the panning available region is a subset of the panning control region.例文帳に追加

パン操作可能領域は、ソース画像がビューポートのエッジを超えて延在するかどうかを示すものであり、且つパン操作制御領域の部分集合である。 - 特許庁

In the transistor forming region 8, a source region 14 and a drain region 16 are formed in the surface layer portion of the N^- type surface layer 5.例文帳に追加

このトランジスタ形成領域８において、Ｎ^−型表面層５の表層部には、ソース領域１４およびドレイン領域１６が形成されている。 - 特許庁

The n-type drain region DR is formed on the principal surface 12 opposite the n^+ source region SR with the p-type back gate region GB interposed.例文帳に追加

ｎ型ドレイン領域ＤＲは、ｐ型バックゲート領域ＢＧを挟んでｎ^+ソース領域ＳＲと対向するように主表面１２に形成されている。 - 特許庁

A base P region 30, a source N^+ region 31, and a drain N^+ region 32 are formed on the top layer of the main surface 3a of an N^- silicon layer 3.例文帳に追加

Ｎ^-シリコン層３における主表面３ａでの表層部にベースＰ領域３０、ソースＮ^+領域３１、ドレインＮ^+領域３２が形成されている。 - 特許庁

The polysilicon layer has a channel region 38, an LDD structure 36 in a periphery of the channel region, and a source/ drain region 34 in a periphery of the LDD structure.例文帳に追加

ポリシリコン層は、チャネル領域３８、前記チャ ネル領域周辺のLDD 構造３６、前記LDD 構造周辺のソース／ドレイン領域３４とを備える。 - 特許庁

The field effect transistor structure includes a source region 24, a first body region 23, a drain region 21, a gate electrode structure 40, and a gate insulating layer.例文帳に追加

電界効果トランジスタ構造は、ソース領域２４、第１のボディ領域２３、ドレイン領域２１、ゲート電極構造４０およびゲート絶縁層とを含む。 - 特許庁

A source region, and a drain region (both not illustrated) are provided on both sides of the gate electrode 13A, and a channel region (not shown) is formed therebetween.例文帳に追加

このゲート電極１３Ａの両側には、ソース領域、ドレイン領域（共に不図示）が配置され、それらの間にチャネル領域（不図示）が形成されている。 - 特許庁

Subsequently, ion implantation is performed using a resist mask of a convex shape pattern covering a drain region 3, a channel region 35 and the source region 4 to form a channel stopper 7.例文帳に追加

そして、ドレイン領域３、チャネル領域３５及びソース領域４を覆う凸字形パターンのレジストマスクを用いてイオン注入し、チャネルストッパ７を形成する。 - 特許庁

A contact hole 10 is formed in the P^+ diffusion layer which is in common with the source region, and the gate region and the drain region are arranged concentrically.例文帳に追加

また、Ｐ^＋拡散層にはソース領域と共通にコンタクトホール１０が形成され、ゲート領域とドレイン領域とは同心円状に配置される。 - 特許庁

A source region and a drain region are formed beneath a trench along the surface of a substrate, and a nonlinear channel region is formed between them.例文帳に追加

ソース及びドレイン領域は、それぞれトレンチの下に基板の表面に沿って形成され、両者の間には非直線的チャネル領域が形成されている。 - 特許庁

The source region 9 and the drain region 13 are provided in the region that extends from a top surface 7a to a bottom surface 7c on the polysilicon film 7.例文帳に追加

ソース領域９およびドレイン領域１３は、ポリシリコン膜７の頂面７ａからポリシリコン膜７の底面７ｃにまで達して形成されている。 - 特許庁

A transistor including an oxide semiconductor film as an active layer is provided with microscopic cavities in a source region and a drain region adjacent to a channel region.例文帳に追加

酸化物半導体膜を活性層に用いるトランジスタにおいて、チャネル領域と隣接するソース領域およびドレイン領域に微小な空洞を設ける。 - 特許庁

The source region 113 is formed in a part of the surface 107a, which is adjacent to the gate region 109 and faces the base region 105.例文帳に追加

ソース領域１１３は、表面１０７ａの一部に形成され、ゲート領域１０９と隣り合い、かつベース領域１０５と対向する位置に形成される。 - 特許庁

An ESD protective device in a region B is provided with a p^+-type contact region 16E and an n^+-type source region 17E on the surface of a p-type base layer 14.例文帳に追加

領域ＢのＥＳＤ保護素子は、ｐ型ベース層１４の表面にｐ＋型コンタクト領域１６Ｅ及びｎ＋型ソース領域１７Ｅを備えている。 - 特許庁

An N-type heavily-doped source region 211 and a P-type heavily-doped main body region 210 are arranged in the upper part of the well region 207.例文帳に追加

Ｎ型に多量にドープされたソース領域２１１と、Ｐ型に多量にドープされた本体領域２１０は、ウェル領域２０７内上方に配置する。 - 特許庁

A source region 40 and a drain region 50 are arranged so as to be isolated from each other in a semiconductor substrate 30 whose elements are isolated by an element isolation region (STI) 20.例文帳に追加

素子分離領域(STI)２０により素子分離された半導体基板３０中に、ソース領域４０およびドレイン領域５０が離間して設けられている。 - 特許庁

The source region and high concentration body region are insulated by a first separation region 23 that is provided to have a depth not reaching the insulating layer.例文帳に追加

これらソース領域及び高濃度ボディ領域は、絶縁層に達しない深さで設けられた第１分離領域２３によって絶縁されている。 - 特許庁

That is, a channel formation region, a source region and a drain region can be formed in a self-alignment manner without using an impurity introduction step.例文帳に追加

すなわち、不純物導入工程を用いることなく、自己整合によりチャネル形成領域、ソース領域及びドレイン領域を形成することができる。 - 特許庁

The lateral diffusion region 14B of the p-type diffusion region 14 reaches to a point just under the gate electrode 6, so that a surface leakage current occurring between the n^+-source region 7 and the n^+-drain region 8 can be reduced.例文帳に追加

また、横方向拡散１４Ｂがゲート電極６の直下まで到達することでＮ＋ソース領域７とＮ＋ドレイン領域８との間の表面リーク電流を低減する。 - 特許庁

A source region 5 and a drain region 6 are formed on a p-type semiconductor substrate surface becoming a back gate region, and a channel region 4 is formed on the p-type semiconductor substrate surface between them.例文帳に追加

バックゲート領域となるｐ型半導体基板表面にソース領域５、ドレイン領域６を設け、これらの間のｐ型半導体基板表面にチャネル領域４を設ける。 - 特許庁

A ground potential 8 is applied to an n^+ impurity region 2 and a p^- well region 6, and a power source potential 9 is applied to a p^+ impurity region 5 and an n^- well region 7.例文帳に追加

そしてｎ^+不純物領域２とｐ^-ウェル領域６とはグランド電位８が印加されており、ｐ^+不純物領域５とｎ^-ウェル領域７とは電源電位９が印加されている。 - 特許庁

The invented solid-state image sensing device has a p-type region 37 only in the neighborhood of a source region 36 and an n-type (n-well) region 33 in the other region under the ring-shaped gate electrode 35.例文帳に追加

本発明の固体撮像素子は、ソース領域３６の近傍にのみｐ型領域３７があり、リング状ゲート電極３５下の他の領域はｎ型（ｎウェル）３３になっている。 - 特許庁

A MIS-type semiconductor device comprises a source region 101, a channel region 104, and a drain region 102 and equipped with a gate electrode 103 located on the channel region 104.例文帳に追加

ソ−ス領域１０１、チャネル領域１０４、ドレイン領域１０２からなり、チャネル領域１０４上にゲート電極１０３を有するＭＩＳ型半導体装置を作製する。 - 特許庁

Further, the semiconductor substrate 10 has a structure in which a source region side lateral region 15 in the region immediately under the gate insulating film 13 is trenched in the region immediately under the gate insulating film 13.例文帳に追加

さらに、半導体基板１０が、ゲート絶縁膜直下領域１３に対して、ゲート絶縁膜直下領域１３のソース領域側側部領域１５が掘り込まれた構造を有する。 - 特許庁

Further, there are provided an electrode electrically connected to the collector region 203 and drain region 213, and an electrode electrically connected to the base region and emitter/source region 206.例文帳に追加

コレクタ領域２０３及びドレイン領域２１３に電気的に接続された電極と、ベース領域及びエミッタ／ソース領域２０６に電気的に接続された電極とが設けられている。 - 特許庁

A channel region is formed having a width Y2 narrower than the width Y1 of a drain region 14 in a direction perpendicular to a direction crossing between a source region 17 and the drain region 14.例文帳に追加

ソース領域１７と前記ドレイン領域１４とを跨ぐ方向に直交する方向において、チャネル領域の幅Ｙ２は、前記ドレイン領域１４の幅Ｙ１よりも狭く形成される。 - 特許庁

The first body contact region 21, the source region 23, the second body contact region 24, and the drain region 26 are arranged in this order along one direction of a surface layer part of a semiconductor layer 20.例文帳に追加

第１ボディコンタクト領域２１、ソース領域２３、第２ボディコンタクト領域２４、及びドレイン領域２６は、半導体層２０の表層部を一方向に沿ってこの順で並んでいる。 - 特許庁

A thin film transistor T2 comprising a gate electrode 6a, a source region 45, a drain region 46, GOLD regions 41 and 42, and a channel region 40 is formed in a region R2.例文帳に追加

領域Ｒ２に、ゲート電極６ａ、ソース領域４５、ドレイン領域４６、ＧＯＬＤ領域４１，４２およびチャネル領域４０を含む薄膜トランジスタＴ２が形成されている。 - 特許庁

A second gate electrode 17 between a source region 12 and a gate region 14 and another second gate electrode 17 between a drain region 13 and the gate region 14 cover offset regions 16.例文帳に追加

ソース領域１２・ゲート領域１４間の第２のゲート電極１７、及びドレイン領域１３・ゲート領域１４間の第２のゲート電極１７は、オフセット領域１６を覆っている。 - 特許庁

An n-type drain region 7 and an n-type source region 8 are provided in the n-type drift region 3 and the p-type body region 4 respectively, so as to sandwich a portion of the gate electrode 6.例文帳に追加

このゲート電極６の一部を挟んでｎ型ドリフト領域３内及びｐ型ボディ領域４内にそれぞれ、ｎ型ドレイン領域７及びｎ型ソース領域８が設けられる。 - 特許庁

A source/drain diffused region 28b and an extension region 25b are so formed as to be away from an element isolation region 17a, forming a corner part 41 of the diffused region.例文帳に追加

素子分離領域１７ａと離間してソース・ドレイン拡散領域２８ｂ及びエクステンション領域２５ｂを形成することにより、拡散領域のコーナー部４１が形成されている。 - 特許庁