「activation test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The activation energy at the finish time of the secondary accelerated test is obtained.例文帳に追加

二次加速試験終了時点での活性化エネルギーを求める。 - 特許庁

A correlation expression between the elongation of the test body and the activation energy is formed.例文帳に追加

試験体の伸びと活性化エネルギーとによる相関式を作成する。 - 特許庁

The activation energy is substituted into the correlation expression to obtain the activation energy at the life time of the test body.例文帳に追加

この活性化エネルギーを上記の相関式に代入し、試験体の寿命時点での活性化エネルギーを求める。 - 特許庁

Further, at the time of the burn-in test, the voltage drop circuits 43, 45 are made non-activation.例文帳に追加

なお、バーンイン試験時には、電圧降下回路４３，４５は非活性化される。 - 特許庁

In a test mode, the sense amplifier control circuit changes a time interval from activation of word lines to the activation of the sense amplifier activation signal according to the column address.例文帳に追加

試験モード中に、センスアンプ制御回路は、ワード線が活性化されてからセンスアンプ活性化信号が活性化されるまでの時間間隔をコラムアドレスに応じて変更する。 - 特許庁

In a test mode, non-activation timing of a word line driving signal RXTM is made early.例文帳に追加

テストモードにおいて、ワード線駆動信号ＲＸＴＭの非活性タイミングを早くする。 - 特許庁

A redundant row test activation signal TEST1 and a redundant column test activation signal TEST2 are activated in response to control signals /RAS, /CAS, /WE and address key signals A1-A5.例文帳に追加

制御信号／ＲＡＳ、／ＣＡＳ、／ＷＥ、アドレスキー信号Ａ１〜Ａ５に応答して冗長ロウテスト活性化信号ＴＥＳＴ１、冗長カラムテスト活性化信号／ＴＥＳＴ２が活性化される。 - 特許庁

Selection, activation, and result output of the test are provided by using several terminals of the ASIC.例文帳に追加

テストの選択、活性化、結果出力は、ＡＳＩＣの幾つかの端子を用いて提供される。 - 特許庁

The lymphocyte blastogenesis activation test of the chemically synthesized AT oligonucleotide was used as an index to analyze.例文帳に追加

化学合成した上記 ATオリゴヌクレオチドのリンパ球幼若化活性試験を指標に解析した。 - 特許庁

To provide a novel mutagenicity test (Ames test) method that solves the problems in the conventional Ames test procedure and can specifically detect the mutagenic metabolism activation caused by sulfation.例文帳に追加

従来のＡｍｅｓ法の問題点を解消し、硫酸化による変異原代謝活性化を特異的に検出することのできる新しいＡｍｅｓ法を提供する。 - 特許庁

In an activation test sequence:11000, the propagation test sequence:11011 and the propagation test sequence:11010 of the test sequence ID:9 are input into the ATPG 2100, to generate test patterns 11000XX, 11011XX, 11011XH.例文帳に追加

テストシーケンスＩＤ：９の活性化テストシーケンス：１１０００、伝播テストシーケンス：１１０１１および伝播テストシーケンス：１１０１０をＡＴＰＧ２１００に入力して、テストパターン１１０００ＸＸ、１１０１１ＸＸ、および１１０１１ＸＨを生成する。 - 特許庁

To restrain the increase in the cost of a burn-in test and in the unit price of chip by making a burn-in test pattern capable of enhancing the activation ratio able to be set in a short time in the burn-in test for a logical LSI.例文帳に追加

ロジックLSI のバーンインテストに際して、活性化率を高めることが可能なバーンインテストパターンを短時間で設定でき、バーンインテストのコストアップひいてはチップ単価の高騰を抑制する。 - 特許庁

A reference potential generating circuit 107 for a test mode outputs a reference potential Vreft from an output node B1 by activation of a test mode signal TM.例文帳に追加

テストモード用基準電位発生回路１０７は、テストモード信号ＴＭの活性化により、出力ノードＢ１から基準電位Ｖｒｅｆｔを出力する。 - 特許庁

The quality of the prepared test pattern is verified, based on the calculated stress activation rate.例文帳に追加

このように算出したストレス活性化率に基づいて、作成したテストパターンの良否を検証することができる。 - 特許庁

The ingredients exhibit an excellent anti-carcinogenesis promotor activity and safety in EBV activation suppressing test.例文帳に追加

これらの成分は，ＥＢＶ活性化抑制試験で優れた抗発癌プロモーター活性及び安全性を示した。 - 特許庁

To contribute to improvement of yield of products and reliability by enabling minute adjustment of timing of activation of wordlines of first and second ports during a test, by enabling a test in the worst case, and by improving accuracy of a test.例文帳に追加

テスト時、第１、第２のポートのワード線の活性化のタイミングの微調整を可能とし、ワーストケースでのテストを可能とし、テストの精度を向上し、製品の歩留まり、信頼性の向上に貢献する。 - 特許庁

To shorten largely a test time by improving an activation rate of a word line only at the time of a test of a row system without changing constitution of DRAM cores, in a DRAM-mixed logic LSI.例文帳に追加

ＤＲＡＭ混載ロジックＬＳＩにおいて、ＤＲＡＭコアの構成を変えることなく、ロウ系のテスト時のみワード線の活性化率を上げてテスト時間を大幅に短縮化する。 - 特許庁

This method for evaluating the activation activity of a test substance toward the NK cells is characterized by comprising an activation process of giving the test substance to cell-lined natural killer cells, and an evaluating process for evaluating the cell-injuring activity of the natural killer cells after the activation process.例文帳に追加

本発明は、被験物質のナチュラルキラー細胞に対する賦活化活性を評価する方法であって、株化されたナチュラルキラー細胞に被験物質を与える賦活化工程と、賦活化工程の後に前記ナチュラルキラー細胞の細胞傷害活性を評価する評価工程とを含むことを特徴とする前記方法を提供する。 - 特許庁

When a test mode signal TM is activated, the activation period for a signal '/UP' and a signal 'DOWN', which are output from a phase detector 101, is reduced.例文帳に追加

テストモード信号TMが活性化すると位相検出器101から出力される信号/UPおよびDOWNの活性化期間が小さくなる。 - 特許庁

The input circuit includes a glitch removal circuit supplied with the input signal on the basis of activation of a test mode signal.例文帳に追加

入力回路は、テストモード信号の活性化に基づいて入力信号が供給されるグリッチ除去回路を備えている。 - 特許庁

In the information processor for performing the memory test for the RAM module to be installed at the time of activation, it is decided whether or not a change has occurred to the RAM module at the time of initialization compared with the time of previous activation, and performance of the memory test of the RAM module is controlled on the basis of the decision result.例文帳に追加

起動時に、装着されるＲＡＭモジュールのメモリテストを実施する情報処理装置において、起動時にＲＡＭモジュールに前回起動時と比べて変化があるか否かが判断され、当該判断結果に基づいてＲＡＭモジュールのメモリテストの実行が制御される。 - 特許庁

An activation control circuit 33 activates an address decoder 46 when a test mode signal TM1 is in a H level and a write-discrimination signal WZRG is in a H level even if a spare column activation signal SEC is activated.例文帳に追加

活性化制御回路３３はスペアコラム活性信号ＳＣＥが活性化されてもテストモード信号ＴＭ１がＨレベルでかつライト識別信号ＷＺＲＧがＨレベルであればアドレスデコーダ４６を活性化させる。 - 特許庁

To determine the soundness of state quantity in a settled state before settling is attained during the course of test operation from activation start to when settling of state quantity is attained, thereby helping to reduce test time.例文帳に追加

試験運転における起動開始から状態量の整定到達までの過程で、整定到達時前に整定状態における状態量の健全性を判定し、試験時間を短縮することである。 - 特許庁

Test data for electric system evaluation and storage part control are performed by setting enable signals, activation signals and mode signals from the outside.例文帳に追加

本発明では記憶制御部と記憶部間の評価を装置完成前におこない、かつ専用のテスタも必要としないことを目的とする。 - 特許庁

A delay control circuit of the second signal generating circuit delays activation timing of the second timing signal more than that at the time of a normal mode at the time of a test mode.例文帳に追加

第２信号生成回路の遅延制御回路は、テストモード時に第２タイミング信号の活性化タイミングを通常モード時より遅くする。 - 特許庁

All bit lines BL in one word line WL are opened by logical combination of a column activation signal CAS and a test mode signal TM, a test data pattern is written simultaneously in all cells in the word line ML.例文帳に追加

本発明では、１つのワード線ＷＬにおける全ビット線ＢＬを、カラム活性化信号ＣＡＳと試験モード信号ＴＭとの論理的な組み合わせにより開いて、該ワード線ＷＬにおける全セルにテストデータパターンを同時に書き込む。 - 特許庁

According to this, since the activation of the faying surfaces can be uniformly performed, a regeneration test piece free from connecting defect and having a narrow thermally influenced part width can be obtained.例文帳に追加

これによって、それらの接合面の活性化が均一に行われるため、接合欠陥が無く、熱影響部の幅が狭い良質な再生試験片を得ることができる。 - 特許庁

To provide a semiconductor memory device in which activation control speed of a word line is increased at normal operation, and an operation current at a burn-in test can be controlled.例文帳に追加

通常動作時においてワード線の活性化制御を高速化するとともに、バーンイン試験時における動作電流を抑制可能な半導体記憶装置を提供する。 - 特許庁

A mask circuit prohibits supply of the detected signal for the sense amplifier control circuit in order to output the sense amplifier activation signal in synchronization with the timing signal during a test mode.例文帳に追加

マスク回路は、テストモード中に、タイミング信号に同期してセンスアンプ活性化信号を出力するために、センスアンプ制御回路への検出信号の供給を禁止する。 - 特許庁

Sense amplifier activation control circuits 1601A, 1601B bring selectively one part of sub-word lines and one part of sense amplifiers into a non-activation state by making plural sub-word lines correspond to plural sense amplifiers based on an address signal Y8 discriminating plural sub-word lines in a test mode.例文帳に追加

センスアンプ活性化制御回路１６０１Ａ，１６０１Ｂは、テストモード時に、複数のプレートを区別するアドレス信号Ｙ８に基づき、複数のサブワード線と複数のセンスアンプとを対応づけて、サブワード線の一部とセンスアンプの一部とを選択的に非活性状態とする。 - 特許庁

At the time of performing a test, the transfer gate 304 is turned off by non-activation of the sample signal SAMPL, the reference potential Vreft accumulated in the capacitor 307 is outputted fron a node B3.例文帳に追加

テスト実施時、サンプル信号ＳＡＭＰＬの不活性化によりトランスファゲート３０４はオフとなり、キャパシタ３０７に蓄積された基準電位ＶｒｅｆｔがノードＢ３から出力される。 - 特許庁

While, at operation test time, read/write to either one of a pair cell can be made by activation of desired one line from word lines WL1 to WL6.例文帳に追加

一方、動作試験時においては、ワード線ＷＬ１〜ＷＬ６のうち、所望の１本を活性化することにより、ペアセルのうち、何れか一方に対してのみ読み書きを可能とする。 - 特許庁

The faying surface 1a of a tab material 1 is preliminarily worked into a protruding shape having a swollen rotating central part, and bonded to the recycling part 2 of a test piece by surface activation connecting method.例文帳に追加

タブ材１の接合面１ａを予めその回転中心部分を隆起させた凸形状に加工してから表面活性化接合方法によって試験片の再利用部分２に接合する。 - 特許庁

A semiconductor integrated circuit 100 is provided with a test mode setting circuit 5 detecting a test mode, a row decoder 7 and a word driver 8 controlling activation of a word line of a memory cell array 6, and a RXTM generating circuit 15 generating a word line driving signal for driving a word line.例文帳に追加

本発明に係る半導体集積回路１００は、テストモードを検知するテストモード設定回路５、メモリセルアレイ６のワード線の活性を制御するロウデコーダ７およびワードドライバ８、ならびにワード線を駆動するためのワード線駆動信号を発生するＲＸＴＭ発生回路１５を備える。 - 特許庁

A state machine 14 is made non-activation by a control signal from the outside of a chip, a flash control bus 15 is taken out to the outside, and a microcomputer 16 for test in which a memory storing a test program is incorporated or to which the memory is externally attached is connected, and tests of peripheral circuits and storage regions are performed.例文帳に追加

チップ外部よりの制御信号によりステートマシーン１４を非活性とし、フラッシュ制御バス１５を外部に取り出し、テストプログラムを格納するメモリを内蔵するまたは該メモリが外付けされる検査用マイコン１６を接続して、周辺回路および記憶領域の検査を行う。 - 特許庁

To provide a semiconductor storage device in which generation of noise caused by current concentration is avoided by deviating activation start timing of a plurality of banks, reliability in a parallel test is improved and increase in the circuit area is prevented.例文帳に追加

複数バンクの活性化開始タイミングをずらすことで電流集中によるノイズの発生を回避し、パラレルテストの信頼性を向上し、回路面積の増大を回避する装置の半導体記憶提供。 - 特許庁

The method for selecting the collagen gel contraction promoter or the skin condition improving agent includes following steps of: adding a test material to a substrate having a mechanosensor; measuring an activation or expression of the mechanosensor; and evaluating a promotion effect on the collagen gel or improvement effect on the skin condition based on the activation or expression.例文帳に追加

以下の工程を含む、コラーゲンゲル収縮促進剤又は皮膚状態改善剤の選択方法：メカノセンサーを有する基質に試験物質を添加する工程；当該メカノセンサーの活性又は発現を測定する工程；及び、当該活性又は発現に基づいて当該試験物質のコラーゲンゲル収縮促進効果又は皮膚状態改善効果を評価する工程。 - 特許庁

At this time, the first analysis part 15 analyzes an activation path from which a measured value of path delay is not obtained using a value of delay corresponding to the maximum frequency measured in a delay test instead of the measured value of the path delay.例文帳に追加

このとき，第１の解析部１５は，パス遅延の実測値が得られない活性化パスについて，パス遅延の実測値の代わりにディレイテストで測定した最大周波数に対応する遅延の値を用いて，解析を行う。 - 特許庁

A comparing circuit compares signals X0-Xm outputted by a pre-decoder 24 when the signal TMCE is in an activation state with the test mode signals ZTM0-ZTMm, and outputs it to a DQ terminal through a data bus DB.例文帳に追加

比較回路は、信号ＴＭＣＥが活性化状態にあるときにプリデコーダ２４が出力する信号Ｘ０〜Ｘｍとテストモード信号ＺＴＭ０〜ＺＴＭｍとを比較しデータバスＤＢを介してＤＱ端子に出力する。 - 特許庁

The method for forming the plating adhesive test specimen comprises: subjecting the work to the primary plating by this method, then subjecting the work to the secondary plating after the work is subjected to activation treatment, and only the one end of the plating surface is subjected to release treatment.例文帳に追加

また、この方法で第一次めっきを行った後、活性処理を行い、前記第一次めっき表面の一端のみを離型処理してから第二次めっきをすることを特徴とするめっき密着性試験試料の作成方法。 - 特許庁

The apoptosis-inducing pharmaceutical composition for cell contains prostacyclin synthetase gene as an active component, the pharmaceutical composition for the gene therapy of cell contains the apoptosis-inducing pharmaceutical composition as an active component and the screening method for the apoptosis-inducing agent for cell is characterized by the determination of the activation of a peroxisome proliferation factor activation receptor(PPAR)-δ in the presence of a test article.例文帳に追加

プロスタサイクリン合成酵素遺伝子を有効成分として含有した、細胞におけるアポトーシス誘導用医薬組成物；該アポトーシス誘導用医薬組成物を有効成分として含有した、癌の遺伝子治療用医薬組成物；並びに被検物質の存在下に、ペルオキシソーム増殖因子活性化受容体（ＰＰＡＲ）−δの活性化を決定することを特徴とする、細胞に対するアポトーシス誘導剤のスクリーニング方法。 - 特許庁

The screening method of active ingredients inhibiting proliferation and/or activation of melanocytes to exhibit skin stain ameliorating effect or skin whitening effect includes the process for bringing the melanocytes into contact with a test ingredient and measuring the tyrosinase activity and cell activity of the melanocytes, and a plurality of melanocyte activators are added to the melanocytes to stimulate them to promote the proliferation and/or activation.例文帳に追加

メラノサイトの増殖および／または活性化を抑制してシミ改善効果または美白効果を有する有効成分のスクリーニング方法であって、メラノサイトを被験成分と接触させ、メラノサイトのチロシナーゼ活性および細胞活性を測定する工程を含み、前記メラノサイトに複数のメラノサイト活性化因子を添加してメラノサイトを刺激を与え増殖および／または活性化を促進する、スクリーニング方法。 - 特許庁

A command latch circuit 100 to which an access command READ CMD is inputted outputs a low level pulse synchronizing with an external clock CLK, outputs an internal pre-charge signal PRE of a low level through a NAND gate 11 and a NAND gate 75 of a test mode sequence circuit 10, and resets an activation signal WL of a work line from a control circuit 200.例文帳に追加

アクセスコマンドＲＥＡＤ ＣＭＤが入力されたコマンドラッチ回路１００は、外部クロックＣＬＫに同期してローレベルパルスを出力し、テストモードシーケンス回路１０のＮＡＮＤゲート１１及びＮＡＮＤゲート７５を介してローレベルの内部プリチャージ信号ＰＲＥを出力して、制御回路２００からワード線の活性化信号ＷＬをリセットする。 - 特許庁

The ozone-resistant rubber material does not crack on the surface, when the rubber material is thermally aged by exposing it to the amount of thermal energy equivalent to that when it receives during the intended years of use as determined by the activation energy inherent in the rubber material and subsequently an ozone aging test is conducted in an ozone concentration of 50-100 pphm and at a tensile strain of 100-200%.例文帳に追加

ゴム材に固有の活性化エネルギーから求めた、使用予定年数に相当する熱エネルギーをゴム材に与えて熱老化させ、ついでオゾン濃度が５０〜１００ｐｐｈｍの範囲内および引張ひずみが１００〜２００％の範囲内でオゾン劣化試験を行った場合に、表面に亀裂が生じないゴム材である。 - 特許庁

The semiconductor integrated circuit includes an address control circuit that generates a carry on activation of a test mode signal according to a column instruction word when the least significant bit of an external address is fixed, latches an initial internal address to the external address, combines the latched initial internal address and the carry to output the address successively increasing from the initial internal address by the carry.例文帳に追加

本発明の半導体集積回路は、外部アドレスの最下位ビットが固定にされる場合に、コラム命令語に応じて、テストモード信号が活性化すればキャリーを生成し、前記外部アドレスを初期内部アドレスにラッチして、ラッチされた前記初期内部アドレスと前記キャリーとを組み合わせることで、前記キャリーにより前記初期内部アドレスから順次増加するアドレスを出力するアドレス制御回路を含む。 - 特許庁