「ion gate」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Then the temperature of the envelope 10 is decreased, at the same time, a gate valve 53 is closed and a gate valve 54 is opened, then an exhaust system is switched from a turbo molecular pump 61 to a sputter ion pump to increase the degree of vacuum in the envelope 10.例文帳に追加

次に、外囲器１０の温度を降温させるとともに、仕切り弁５３を閉じ、仕切り弁５４を開いて排気系をターボ分子ポンプ６１からスパッタイオンポンプ６２に切り替え、外囲器１０内の真空度を更に高めた。 - 特許庁

An area of a PMOSFET around a gate, which is at least not affecting the characteristic of the transistor, is covered with a resist 10, and oblique ion pouring for drain engineering is effected under a gate electrode 7 on a P-well area 1.例文帳に追加

ＰＭＯＳＦＥＴの、少なくともトランジスタ特性に影響を与えないゲート周りの領域をレジスト１０で覆い、Ｐウェル領域１の上であって、ゲート電極７の下にドレインエンジニアリングのための斜めイオン注入を行なう。 - 特許庁

A polysilicon 103 is grown on a semiconductor substrate and ion-implanted to be patterned, so as to form a gate electrode by etching away the gate polysilicon 103 using the films 104, 105 after successively depositing an oxide film 104 and a nitride film 105.例文帳に追加

半導体基板上にゲートポリシリコン１０３を成長させてイオン注入を行い、酸化膜１０４、窒化膜１０５を順次堆積した後、パターニングし、これらをマスクにしてゲートポリシリコンをエッチングしてゲート電極を形成する。 - 特許庁

Etching is performed without damaging a silicon substrate 1 by bringing the surface of a second gate insulation film 5 of metal oxide into contact with a chloride atom imparting gas without forming an ion sheath the surface of the second gate insulation film 5 thereby causing reaction.例文帳に追加

金属酸化物からなる第２のゲート絶縁膜５の表面にイオンシースを形成することなく、塩素原子供与性ガスと接触させて反応させることにより、シリコン基板１にダメージを与えずにエッチング処理を行う。 - 特許庁

An n-type pocket layer 34 is formed in a surface of a semiconductor substrate 31 by performing ion implantation of phosphorous to the semiconductor substrate 31 in which an n-type well, a gate insulating film 32, and a gate electrode 33 are formed.例文帳に追加

Ｎ型ウェル並びにゲート絶縁膜３２及びゲート電極３３が形成された半導体基板３１に対し、リンをイオン注入することにより、半導体基板３１の表面にＮ型ポケット層３４を形成する。 - 特許庁

Each of covered areas of 40b1, 40b2, 42b1, and 42b of gate insulating layers 40 and 42 exposed each from both sides of gate layers 38I and 38II is ion-implanted into a mask, and the LDD area and source/drain area are formed at the same time.例文帳に追加

ゲート層３８Ｉ，３８ＩＩ両側からそれぞれ露出するゲート絶縁層４０，４２の各被覆領域４０ｂ_1，４０ｂ_2，４２ｂ_1, ４２ｂをマスクにイオン注入を行い、ＬＤＤ領域とソース／ドレイン領域を同時に形成する。 - 特許庁

A large quantity of hydrogen ions is implanted into the gate electrode 15 becoming a mask and the gate insulation film 14 by acceleration implanting plasma decomposed ions of phosphorus diluted with hydrogen by a ion doping method without performing mass separation.例文帳に追加

このときイオンドーピング法を用い、燐の水素希釈ガスをプラズマ分解したイオンを質量分離を行わずに加速注入することで、マスクとなるゲート電極１５とゲート絶縁膜１４中に多量の水素イオンが注入される。 - 特許庁

Then, after forming a photomask 5 on the substrate 1 so as to coat the control gate electrode 8 and the gate electrode 15, the photomask 5 in a memory array region is removed, and ion for adjusting thresholds is implanted to the substrate 1 of the memory array region.例文帳に追加

次いで、コントロールゲート電極８およびゲート電極１５を覆うように基板１上にフォトマスク５を形成した後、メモリアレイ領域のフォトマスク５を除去し、メモリアレイ領域の基板１にしきい値調整用のイオンを注入する。 - 特許庁

After a metal electrode layer 7 is formed to cover them, the metal electrode layer 7 is removed by a focusing ion beam excepting the portions becoming a source electrode 8, a gate electrode 9, and a gate electrode 10.例文帳に追加

そして、これらを覆うように金属電極層７を形成した後、この金属電極層７におけるソース電極８、ドレイン電極９及びゲート電極１０となる部分以外の部分を収束イオンビームにより除去する。 - 特許庁

The method of manufacturing the semiconductor device comprises the step of conducting the ion implantation from the slanting direction permitting the ion to cross the grain boundary 3A of the columnar crystal structure, on the occasion of conducting ion implantation to form the source region and drain region, using the gate electrode 3 formed of a metal film of the columnar crystal structure as a mask.例文帳に追加

柱状結晶構造をもつメタル膜からなるゲート電極３をマスクとしてソース領域及びドレイン領域形成の為のイオン注入を行う際、前記柱状結晶構造のグレイン境界３Ａをイオンが横切るように斜め方向からイオン注入を行う工程が含まれてなることを特徴とする。 - 特許庁

As a gate insulating layer of a field-effect transistor, a liquid containing neither paste agent nor thickener, and the main component of which is an ion liquid, the liquid having a directivity in molecule (negative ion species when a hole is injected into a semiconductor layer or positive ion species when an electron is injected into the semiconductor layer) is used.例文帳に追加

電界効果トランジスタのゲート絶縁層として糊剤又は増粘剤を含まず液状であって、その主要成分がイオン液体であるものを用い、分子内に方向性を有するイオン液体（半導体層に正孔を注入する際は、陰イオン種、半導体層に電子を注入する際は、陽イオン種）を用いる。 - 特許庁

In the low breakdown voltage circuit portion, forming of wells 10, 11 and controlling of channels are carried out with the first gate oxide as a sacrificial oxide, using ion implantation at the same time.例文帳に追加

低耐圧回路部について第１のゲート酸化膜を犠牲酸化膜として高加速イオン注入によりウェル１０，１１の形成とチャネル制御を同時に行う。 - 特許庁

Then, phosphor etc. is ion-doped using the gate electrode 7a and the spacer 8a as masks to form an N+ type drain layer 11 is formed in the N type embedded drift layer 5.例文帳に追加

次に、ゲート電極７ａ及びスペーサー８ａをマスクとしてリン等をイオン注入しＮ型埋め込みドリフト層５内にＮ＋型ドレイン層１１を形成する。 - 特許庁

Then, by using a mask 73 with a narrow opening, a B ion is injected with a weak acceleration voltage to form a high-resistance layer 75 wide than a gate formation region.例文帳に追加

次に、狭い開口部を有するマスク７３を用いて、Ｂイオンを弱い加速電圧で注入して、ゲート形成領域よりも広く高抵抗層７５を形成する。 - 特許庁

An impurity region 28 of a source-drain region is formed on the semiconductor substrate 11 on both sides of the gate electrode 24 by use of the ion implantation mask 20.例文帳に追加

そのイオン注入マスク２０を用いてゲート電極２４の両側の半導体基板１１にソース・ドレイン領域の不純物領域２８を形成することを特徴とする。 - 特許庁

Phosporus ions and arsenic ions are implanted on the surface layer of a semiconductor wafer 11 with an ion implantation masked by a gate electrode 13 on the semiconductor wafer 11.例文帳に追加

半導体基板１１上のゲート電極１３をマスクにしたイオン注入によって、半導体基板１１の表面層にリンイオン及びヒ素イオンを導入する。 - 特許庁

Then, a side wall spacer 6 is formed on each side of the gate electrode 3, and regions located outside of the wall spacers 6 are furthermore doped with n-type impurities through an ion implantation method.例文帳に追加

次に、ゲート電極３の両側面にサイドウォールスペーサ６を形成して、その外側となる領域に、ｎ型の不純物をさらにイオン注入法でドーピングする。 - 特許庁

Since the gate poly-oxide film 240 on the semiconductor wafer which is not non-crystallized is formed thin, shallow bonding can be formed by the ion implantation of low energy.例文帳に追加

非晶質化しない半導体基板上のゲートポリ酸化膜２４０は薄く形成されるので、低いエネルギのイオン注入を行って浅い接合を形成できる。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of preventing damage or peeling of a gate electrode containing metal material when forming an oxide film for protecting against ion implantation damage.例文帳に追加

イオン注入損傷の保護用酸化膜の形成時に、金属材料を含むゲート電極の損傷や剥離を防止できる半導体装置の製造方法を提供する。 - 特許庁

Then, a sidewall 27 is formed on a sidewall of the gate electrode 24, and a sidewall forming film 26 used at that time is utilized to increase the film thickness of the ion implantation mask 20.例文帳に追加

次にゲート電極２４の側壁にサイドウォール２７を形成し、そのときに用いたサイドウォール形成膜２６を利用してイオン注入マスク２０の膜厚を積み増す。 - 特許庁

Source and drain regions are formed, by injecting arsenic into a gate 15 of a low-breakdown-voltage N-channel MOS transistor M1 through arsenic ion injection.例文帳に追加

また、ヒ素のイオン注入により、低耐圧のＮチャネルＭＯＳトランジスタＭ１のゲート１５にヒ素を注入すると共に、ソース領域及びドレイン領域を形成する。 - 特許庁

The first charge storage capability of one portion 31 of the gate charge storage layer 22b' is reduced by ion implantation using fluorine gas and/or hydrogen-based gas.例文帳に追加

前記ゲート電荷蓄積層（２２ｂ’）の前記一部（３１）の前記第１電荷蓄積能力は、フッ素系ガスおよび／または水素系ガスを用いるイオン注入によって低下している。 - 特許庁

By this setup, round etching usually carried out for the rearrangement of silicon atoms to smooth the side faces of the gate groove 9 by means of ion bombardment can be dispensed with.例文帳に追加

これにより、従来、ゲート溝９の側面を滑らかにするために実施されていたシリコン原子の再配列をイオン衝撃により行うラウンドエッチングが不要となる。 - 特許庁

Finally, a drain region 8 and a source region 9 are formed by forming an insulating gate 6 in the trench 6 and performing n-type impurity ion implantation and annealing.例文帳に追加

次に、溝部４内に絶縁ゲート６を形成し、ｎ型不純物をイオン注入及びアニール処理を行うことにより、ドレイン領域８及びソース領域９を形成する。 - 特許庁

To form super-low junction by interposing a screen oxide film to which inert gas is ion-injected between a gate electrode and a nitride film spacer in the manufacturing process of a pMOS element.例文帳に追加

ｐＭＯＳ素子の製造工程時にゲート電極と窒化膜スペーサの間に不活性ガスがイオン注入されたスクリーン酸化膜を介在させ、超低接合を形成する。 - 特許庁

A sidewall 8 is formed on the sidewall of the gate electrode 5, and for forming an n^+-type semiconductor area 9 as the source/drain, ion implantation 9a is carried out.例文帳に追加

ゲート電極５の側壁上にサイドウォール８を形成し、ソース・ドレインとしてのｎ^+型半導体領域９を形成するためにイオン注入９ａを行う。 - 特許庁

In ISFET(ion sensitive field-effect transistor), a drain region 2 and a source region 3 are formed on the main surface of a P-type silicon substrate 1 in a spaced-apart state and an ion responsive film 6 is formed on the channel part 4 between both regions 2, 3 through a gate insulating film 5.例文帳に追加

ＩＳＦＥＴは、ｐ形シリコン基板１の主表面側にドレイン領域２とソース領域３とが離間して形成され、両領域２，３間のチャネル部４上にゲート絶縁膜５を介してイオン感応膜６が形成されている。 - 特許庁

To provide a CMOS image sensor in which the property of an element is improved by reducing off current by preventing ion from being injected in the lower portion of a gate electrode at the time of ion injection for forming a source/drain region.例文帳に追加

ソース／ドレイン領域を形成するためのイオン注入時にゲート電極の下部にイオンが注入することを防止して、オフ電流を減らすことで、素子の特性が向上するようにしたＣＭＯＳイメージセンサーの製造方法を提供する。 - 特許庁

In this method of manufacturing a semiconductor device, a substrate formed with a semiconductor layer on an insulation layer is prepared; argon ions are implanted into the surface of the semiconductor layer; a gate insulation film is formed on the semiconductor layer after the argon ion implantation; a gate electrode is formed on the gate insulation film; and a source region and a drain region are formed in the semiconductor layer.例文帳に追加

絶縁層上に半導体層が形成された基板を準備し、半導体層の表面にアルゴンイオン注入を行い、アルゴンイオン注入後の半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、半導体層にソース領域およびドレイン領域を形成する。 - 特許庁

The method comprises a process of forming the gate insulating film, and a process of smoothing the surface of the gate insulating film by irradiating the surface of the gate insulating film with a gas cluster ion beam.例文帳に追加

本発明は、ゲート絶縁膜上に半導体膜が形成された薄膜トランジスタの製造方法であって、ゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面を、ガスクラスターイオンビームを照射することでゲート絶縁膜表面を平滑化する工程とを有することを特徴とする薄膜トランジスタの製造方法である。 - 特許庁

To provide a method for uniformly etching a gate insulating film and a semiconductor substrate without damaging them and for forming a gate electrode, when regions different in etching rates are given in the same gate polysilicon film by means of introducing different concentration ions or different ion types.例文帳に追加

本発明は、異なる濃度のイオンが導入されたり、異なるイオン種が導入されることにより、同一ゲートポリシリコン膜内において、エッチングレートが異なる領域を有する場合に、ゲート絶縁膜や半導体基板にダメージを与えることなく均一にエッチングしてゲート電極を形成する方法を提供することを目的とする。 - 特許庁

A semiconductor device comprising a semiconductor layer 1, a gate insulation film 2, a gate electrode 3, an offset spacer layer 4, and an SD extension diffusion layer 6 subjected to ion implantation using the gate electrode 3 and the offset spacer layer 4 as a mask is manufactured by varying the thickness of the offset spacer layer 4 and each leak current level is measured.例文帳に追加

半導体層１と、ゲート絶縁膜２と、ゲート電極３と、オフセットスペーサ層４と、ゲート電極３およびオフセットスペーサ層４をマスクとしてイオン注入されたＳＤエクステンション拡散層６とを有する半導体装置を、オフセットスペーサ層４の膜厚を変化させて形成し、それぞれのリーク電流値を測定する。 - 特許庁

The drift layer 2, first gate layer 3, source layer 4, channel layer 7, and second gate layer 8 are formed in an epitaxial layer, and at the same time an n^+ source layer 5 by ion implantation is formed at the surface layer section of the epitaxial layer 4 as a source layer.例文帳に追加

ドリフト層２と第１のゲート層３とソース層４とチャネル層７と第２のゲート層８はエピタキシャル層で形成されるとともに、ソース層とするためのエピタキシャル層４の表層部にはイオン注入によるｎ^+ソース層５が形成されている。 - 特許庁

During use, one low-voltage trigger pulse is generated at a time position at which an ion gate is needed to be opened so as to pass thorough ions with time width equal to or proportional to a width of a gate pulse T_gd and also with correct nominal mass.例文帳に追加

使用時、ゲートパルスＴ_ｇｄの幅と等しい又は比例する時間幅をもって且つ正しい公称質量のイオンを通過させることができるようにイオンゲートを開放する必要がある時間位置で１つの低電圧トリガパルスが生成される。 - 特許庁

In the same impurity ion introduction process, a p^- type semiconductor region 10 and a p^- type field limiting ring 11 are formed collectively in a gate wiring region GLA to contact a groove 5 with a gate extraction electrode 8 formed therein.例文帳に追加

同一の不純物イオン導入工程にて、ゲート配線領域ＧＬＡでｐ^−型半導体領域１０およびｐ^−型フィールドリミッティングリング１１をゲート引き出し電極８の形成された溝５と接するように一括して、形成する。 - 特許庁

After forming a photoresist layer 18, first ion implantation is performed from a first direction, indicated by an arrow A' toward a first corner section 14C1 inside a gate electrode 14, by using the photoresist layer 18 and the gate electrode 14 as masks.例文帳に追加

ホトレジスト層１８を形成した後に、ホトレジスト層１８及びゲート電極１４をマスクとして、Ａ’の矢印で示された第１の方向からゲート電極１４の内側の第１のコーナー部１４Ｃ１を臨んで第１のイオン注入を行う。 - 特許庁

A gate electrode 6 and the resistant wiring 7 are formed on a board 1, respectively, and an impurity ion is injected into the board 1 to form respective source areas and drain areas (diffusion layers) 1A, 1B under the part of the surface of the board 1 that correspond to both sides of the gate electrode 6.例文帳に追加

基板１上に、ゲート電極６と抵抗用配線７とをそれぞれ形成し、ゲート電極６の両脇の基板１の表面内に各ソース・ドレイン領域（拡散層）１Ａ，１Ｂを形成するために、不純物イオンの注入を行う。 - 特許庁

Next, after a gate insulating film 17A and a gate electrode 18B are formed, an n type impurity is ion-injected in the p type well area 11, and the low concentration impurity areas 30a, 30b being the source or the drain of a MOS transistor are formed.例文帳に追加

次に、ゲート絶縁膜１７Ａ及びゲート電極１８Ｂを形成した後、ｐ型ウェル領域１１にｎ型不純物をイオン注入して、ＭＯＳトランジスタのソース又はドレインとなる低濃度不純物領域３０ａ、３０ｂを形成する。 - 特許庁

Then a second drain region 16 used also for a drift region is formed in a way of self-alignment to the gate electrode 19 along the side wall of the trench through ion implantation of n-type impurities while using the gate electrode 19 for part of a mask.例文帳に追加

そして、このトレンチの側壁に沿って、ドリフト領域を兼ねる第２のドレイン領域１６を、ゲート電極１９をマスクの一部に用いたｎ型不純物のイオン注入により、ゲート電極１９に対して自己整合的に形成する。 - 特許庁

An ionization vacuum gauge according to the present invention includes: a cathode including a substrate and an emitter film provided on the substrate; a gate electrode installed a predetermined distance away from the cathode; and an ion collector installed a predetermined distance away from the gate electrode.例文帳に追加

本発明の電離真空計は、基板及び該基板に設置されるエミッタフィルムを含む陰極と、前記陰極と所定の距離だけ離れて設置されるゲット電極と、前記ゲット電極と所定の距離だけ離れて設置されるイオンコレクタと、を含む。 - 特許庁

In this regard, a large quantity of hydrogen ions are implanted into the gate electrode 15 and the gate insulation film 14 serving as a mask by implanting ions, produced by plasma decomposing hydrogen diluted gas of phosphorus, while accelerating using an ion doping method without separating mass.例文帳に追加

このとき、イオンドーピング法を用い、燐の水素希釈ガスをプラズマ分解したイオンを、質量分離を行わずに加速して注入することにより、マスクとなるゲート電極１５とゲート絶縁膜１４中に多量の水素イオンが注入される。 - 特許庁

To provide a method of manufacturing a semiconductor device which prevents the high resistance of a gate electrode and can prevent the channeling phenomenon of impurity ion without changing the case and design matter for forming the gate electrode made of a poly-Si.例文帳に追加

ゲート電極の高抵抗化を防ぐとともに、Ｐｏｌｙ−Ｓｉからなるゲート電極を形成する場合と設計事項を変えることなく、不純物イオンのチャネリング現象を防止することが可能な半導体装置の製造方法を提供する。 - 特許庁

A crystal defect caused by the implantation of a fluorine ion can be recovered to decrease the leak level of the p-channel MOS transistor and a fluctuation in the leak by the steps of implanting a fluorine ion for forming the fluorine ion implantation region, implanting ion for forming a p-tyep LDD6, and heat treating before forming side walls of gate electrodes 3, 23 at temperatures not less than 900°C.例文帳に追加

フッ素イオン注入領域形成用のフッ素イオン注入、ｐ型ＬＤＤ６形成用のイオン注入後で、かつ、ゲート電極３，２３のサイドウォールの形成前に９００℃以上の熱処理を行うことにより、フッ素イオン注入による結晶欠陥を回復することが出来，その結果ｐチャネル型ＭＯＳトランジスタのリークレベルを低くすることができ，かつリークのばらつきも小さくできる。 - 特許庁

In an Ar ion implantation step, ion implantation conditions (1.0×10^14 ions/cm^2 or less, at 10 keV) are provided not for making noncrystalline but for reforming near the surface of a source/drain region 9 and the surface of a polycrystalline silicon control gate 7.例文帳に追加

Ａｒイオン注入工程において、ソース/ドレイン領域９の表面および多結晶シリコン制御ゲート７の表面付近を非晶質化しないが改質するようなイオン注入条件(１.０×１０^１４イオン数/ｃｍ^２以下、１０ｋｅＶ)とした。 - 特許庁

A recipe for plug-ion implantation for a junction contact of a transistor is adjusted, (S3), based on the measured critical dimension of a gate electrode formed on a wafer, then the plug ions for the junction contact are implanted (S5) using the adjusted recipe for plug-ion implantation for a junction contact.例文帳に追加

ウェーハ上に形成されたゲート電極の計測された臨界ディメンションに基づいてトランジスタのジャンクションコンタクトプラグイオン注入レシピを調整した後（Ｓ３）、調整されたジャンクションコンタクトプラグイオン注入レシピを使用してジャンクションコンタクトプラグイオンを注入する（Ｓ５）。 - 特許庁