「ion gate」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A first impurity is ion-implanted into the active region exposed by the lamination gate to form a source/drain region at a first concentration, a word line is used as a mask for etching to remove the exposed field oxide film, and the first insulating film on the word line is also removed or equally etched.例文帳に追加

前記積層ゲートにより露出されたアクティブ領域に第１不純物をイオン注入して第１濃度のソース／ドレイン領域を形成し、ワードラインをエッチング用マスクとして用いて露出されたフィールド酸化膜を取り除くと共に、前記ワードライン上の第１絶縁をも取り除くか、均等にエッチングする。 - 特許庁

To prevent in the method of manufacturing a semiconductor device that ions are deeply implanted due to channeling by employing a very simplified means on the occasion of forming, with the ion implantation, a source region and a drain region of a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor) where a gate electrode is formed of a columnar crystal metal such as Mo, Al, and W.例文帳に追加

半導体装置の製造方法に関し、Ｍｏ、Ａｌ、Ｗなど柱状結晶のメタルをゲート電極とするＭＯＳＦＥＴのソース領域及びドレイン領域をイオン注入で形成する際、極めて簡単な手段を採ることでイオンがチャネリングに依って深く打ち込まれることを防止できるようにする。 - 特許庁

After impurities that accelerate thermal oxidation are selectively introduced onto a silicon substrate surface by ion implantation or the like, the silicon substrate onto which the impurities are introduced is subjected to oxidation (dilution oxidation), oxynitriding or reoxidation continuously to form a plurality of kinds of gate insulating films having different film thicknesses on a semiconductor chip.例文帳に追加

シリコン基板表面に選択的に、熱酸化を増速させる不純物をイオン注入等で導入した後、上記不純物を導入したシリコン基板の酸化（希釈酸化）、酸窒化あるいは再酸化を連続して行い、半導体チップ上で膜厚の異なる複数種のゲート絶縁膜を形成する。 - 特許庁

While a gate electrode 41 is used as an implantation mask, arsenic or phosphorus is ion-implanted in a silicon substrate 1 to form a pair of extension layers 51 in a surface of the silicon substrate 1, and then a protection insulating film 14 of 1 to 20 nm thickness is formed of a silicon oxide film by a CVD method over the entire surface of the silicon substrate 1.例文帳に追加

ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成し、その後、シリコン基板１の全面に、ＣＶＤ法によりシリコン酸化膜で厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。 - 特許庁

A polysilicon layer 105 is formed on a wafer, with which a P well 102 and an N well 103 are formed, and after a gate electrode 105A is formed on the P well 102 with a photoresist pattern 106 as a mask, the LDD region of N-channel MOS is formed by conducting ion implantation, in a state of the photoresist pattern 106 being left.例文帳に追加

Ｐウェル１０２、Ｎウェル１０３の形成された基板上にポリシリコン層１０５を形成し、フォトレジストパターン１０６をマスクとして、Ｐウェル１０２上にゲート電極１０５Ａを形成した後、フォトレジストパターン１０６が残存した状態でイオン注入を行ってＮチャネルＭＯＳのＬＤＤ領域を形成する。 - 特許庁

A first low-dose ion implantation is made to a source forming region and a drain forming region located on both sides of the gate electrode, by implanting arsenic As+ or phosphorus P+ with a low concentration to a silicon substrate from a tilted direction in such a way that the impurities are doped in regions just underneath the edges of the polysilicon layer 16 (Fig. 1 (B)).例文帳に追加

ゲート電極の両側のソース形成予定領域とドレイン形成予定領域とに、ポリシリコン層１６の端部直下の領域に不純物が入り込むようにシリコン基板１０に対して斜めの方向からヒ素Ａｓ^+或いはリンＰ^+を低濃度でイオン注入して（図１（Ｂ））、１回目の低濃度イオン注入を行う。 - 特許庁

To provide a semiconductor element manufacturing method which forms an epitaxial layer on an upper portion of an element separating structure of a recess gate area, designs a semiconductor element of an SOI tunnel structure, thereby, reduces an ion implantation concentration in a channel area and can improve characteristics of refresh of the element, tWR and LTRAS.例文帳に追加

リセスゲート領域の素子分離構造上部にエピタキシャル層を形成し、ＳＯＩチャンネル構造の半導体素子を設計することによりチャンネル領域にイオン注入濃度を低減させ、素子のリフレッシュ、ｔＷＲ及びＬＴＲＡＳ特性を改良することができる半導体素子の製造方法を提供する。 - 特許庁

After a process, in which a cobalt silicide film 8 which covers a source/drain diffusion layer region 7 as well as a gate electrode 4 of a polycrystal silicon is formed, there are provided process where an impurity ion is implanted in the region between the source/drain diffusion layer region and a channel region, which is thermally processed to form an SD extension 61.例文帳に追加

多結晶シリコンのゲート電極４及びソース・ドレイン拡散層領域を７覆うコバルトシリサイド膜８を形成する工程の後に、ソース・ドレイン拡散層領域とチャネル領域との間の領域に不純物イオンを注入してこれを熱処理してＳＤエクステンション６１を形成する工程を備える。 - 特許庁

The device comprises an impurity ion (5) disposed in an insulating region (6), a semiconductor region (8) adjacent to the insulating region, an electrometer (9) arranged to detect charge carriers (7) in the semiconductor region, and at least one control gate (10, 11, 12) configured to apply an electric field to the insulating region and the semiconductor region.例文帳に追加

デバイスは、絶縁領域（６）に配置された不純物イオン（５）と、絶縁領域に隣接した半導体領域（８）と、半導体領域における電荷キャリア（７）を検出するように配置された電子計（９）と、絶縁領域及び半導体領域に電界を印加するように構成された少なくとも１つの制御ゲート（１０、１１、１２）と、を含む。 - 特許庁

To protect the gate oxide film of an input cell transistor against damages caused by electric charge generated, when a multilayer metal interconnection is formed through an RIE(reactive ion etching) method in a semiconductor integrated circuit device, where output cells and input cells are connected through a multilayer metal interconnection.例文帳に追加

本発明は、出力用セルと入力用セルとの間を、多層メタル配線により接続してなる構成の半導体集積回路装置において、ＲＩＥによって多層メタル配線を形成する際に生じる電荷により、入力用セルのトランジスタのゲート酸化膜が破壊されるのを防止できるようにすることを最も主要な特徴とする。 - 特許庁

The technology for the semiconductor element manufacturing method includes a process of forming the epitaxial layer on the upper portion of the element separating structure of the recess gate area, designing the semiconductor element of the SOI tunnel structure, thereby, reducing the ion implantation concentration in the channel area and improving characteristics of refresh of the element, tWR and LTRAS.例文帳に追加

本発明は半導体素子の製造方法に関し、特にリセスゲート領域の素子分離構造上部にエピタキシャル層を形成し、ＳＯＩチャンネル構造の半導体素子を設計することによりチャンネル領域にイオン注入濃度を低減させ、素子のリフレッシュ、ｔＷＲ及びＬＴＲＡＳ特性を改良することができる技術である。 - 特許庁

During the process of source/drain region formation after the formation of a well region and a gate electrode for the construction of this MOS transistor, Ge or Si ions are first implanted for making amorphous the source/drain forming regions, and then two or more species of impurity ions different in mass number but the same in conductivity type are successively implanted into the regions by using the ion implantation method.例文帳に追加

ＭＯＳ型トランジスタの形成において、ウェル領域、ゲート電極を形成した後、ソース・ドレイン領域を形成する際、Ｇｅ又はＳｉをイオン注入してアモルファス化した後、連続して質量数の異なる２種類以上のイオン種で且つ同じ導電型の不純物をイオン注入法により注入することを特徴とする。 - 特許庁

The CMOS image sensor comprises a first conductivity type semiconductor substrate provided with a plurality of transistors, an active region overlapping the gate electrode of the transistor, an isolation region contiguous to the active region, and a first conductivity type heavily doped impurity ion region formed between the active region and the isolation region.例文帳に追加

本発明に係るＣＭＯＳイメージセンサは複数のトランジスタを具備する第１導電型の半導体基板と、前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、前記アクティブ領域と隣接する素子分離膜と、前記アクティブ領域と素子分離膜との間に形成される高濃度の第１導電型の不純物イオン領域とを含んでいることを特徴とする。 - 特許庁

By forming a channel dope or gate oxide film 10 with a sidewall formed on the lateral side of an Si thin film layer 3 and a sidewall 700 formed at its upper end as a mask, deformation of the Si thin film and flow out of channel dope ion are prevented to facilitate accurate forming of the Si thin film and the oxide film to provide the SOI transistor of stable characteristic.例文帳に追加

Ｓｉ薄膜層３の側面に形成したサイドウォール８００と上端部に形成したサイドウォール７００をマスクとしてチャネルドープおよびゲート酸化膜１０の形成を行うことにより、Ｓｉ薄膜の変形やチャネルドープイオンの流出を防ぎ、Ｓｉ薄膜や酸化膜の正確な形成を容易にし、安定した特性のＳＯＩトランジスタを提供することができる。 - 特許庁

Since incident ion charges escape through the first and second P-type diffusion layers 7 and 11 at dry etching for the formation of the metal wirings, charge up will not take place on the first and second gate electrodes 4 and 6 or the characteristics will not become unbalanced by charge up and thereby no difference appears in the characteristics between transistors.例文帳に追加

上記構成をとることにより金属配線を形成する時のドライエッチングを行っても、入射イオン電荷が第一のＰ型拡散層７および第二のＰ型拡散層１１を通じて逃れるので第一のゲート電極４と第二のゲート電極６がチャージアップしない、あるいはチャージアップしてもアンバランスが生じないためトランジスタ間の特性に差が発生しない。 - 特許庁

In the method for simultaneously forming the contact holes on a gate electrode on the Si active layer and via an insulating SiO_2 film, oxide films that are left in the irregularities of the Si active layer are removed effectively, by subsequently performing sputter etching by Ar gas with a sputtering device and continuously performing sputtering deposition after performing reactive ion etching by a fluorine gas system and wet etching by a buffered hydrofluoric acid.例文帳に追加

Ｓｉ活性層上、及び絶縁ＳｉＯ_２膜を介してゲート電極上にコンタクト孔を同時に形成する方法において、フッ素ガス系による反応性イオンエッチング及びバッファードフッ酸によるウェットエッチングの後に、引き続いてスパッタ装置によりＡｒガスによるスパッタエッチング、及びスパッタ成膜を連続して行うことにより、Ｓｉ活性層の凹凸部に残留する酸化膜を効果的に除去する。 - 特許庁

In the fabrication process of a vertical MOSFET, an n-type vertical MOSFET becoming an actual product and a p-type lateral MOSFET for evaluation having a gate electrode structure identical to that of the vertical MOSFET are fabricated on the same semiconductor substrate 11 by performing ion implantation for forming the source region 17 of the vertical MOSFET while masking the forming region of the lateral MOSFET.例文帳に追加

縦型ＭＯＳＦＥＴの製造プロセスにおいて、横型ＭＯＳＦＥＴの形成領域をマスクした状態で、縦型ＭＯＳＦＥＴのソース領域１７を形成するためのイオン注入をおこなうことにより、同一半導体基板１１上に、実際の製品となるｎ型の縦型ＭＯＳＦＥＴとともに、その縦型ＭＯＳＦＥＴと同じゲート電極構造を有する評価用のｐ型の横型ＭＯＳＦＥＴを作製する。 - 特許庁