「ion gate」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a silicon carbide semiconductor device which has the lower input resistance of a gate in comparison with a silicon carbide semiconductor device in which a gate layer is formed with an ion implantation method, and also has a JFET having higher voltage resistance between the gate and a drain, and to provide a manufacturing method of the same silicon carbide semiconductor device.例文帳に追加

イオン注入法によりゲート層が形成された炭化珪素半導体装置と比較して、ゲートの入力抵抗が低く、かつ、ゲート、ドレイン間の耐圧が高いＪＦＥＴを備える炭化珪素半導体装置およびその製造方法を提供する。 - 特許庁

In the manufacturing method, after performing film forming of the gate insulation film, by conducting hydrogen plasma treatment or reverse sputtering by hydrogen ion, the hydrogenation reduction is conducted to the surface layer of the gate insulating film, and the gate conductive film is formed on the surface layer.例文帳に追加

製造方法においては、ゲート絶縁膜を成膜した後、水素プラズマ処理、又は水素イオンによる逆スパッタリングを行うことによって、ゲート絶縁膜の表面層に対して水素化還元を行い、その表面層上に前記ゲート導電膜を形成する。 - 特許庁

Then, the p-type impurity is respectively ion-implanted to portions under the gate insulating films 9, 11 to form respective body areas 19a, 19b.例文帳に追加

そして、ゲート絶縁膜９，１１下にそれぞれｐ型不純物をイオン注入してボディ領域１９ａ，１９ｂをそれぞれ形成する。 - 特許庁

As necessary, LDD regions may be formed through an ion implantation using a mask for protection of a gate channel region of an active area.例文帳に追加

必要に応じて、ＬＤＤ領域が、アクティブ領域のゲートチャネル領域の保護のためのマスクを用いてイオン注入によって形成され得る。 - 特許庁

To provide a semiconductor device and its production process being a gate electrode type and capable of suppressing ion resistance by a simple structure.例文帳に追加

ゲート電極型であって、かつ簡素な構造によりオン抵抗を抑制することができる半導体装置、およびその製造方法を提供する。 - 特許庁

An ion selector gate having a first deviation area 32 and a second deviation area spaced from the first deviation area 32 is provided.例文帳に追加

第１の偏向領域３２と第１の偏向領域から離間された第２の偏向領域３４とを有するイオンセレクタゲートを提供する。 - 特許庁

The device has a high resistance layer 6b which is formed by ion implantation of V(vanadium) between a second gate region 6 and a channel layer 4.例文帳に追加

第２ゲート領域６とチャネル層４との間に、Ｖ（バナジウム）をイオン注入することによって形成した高抵抗層６ｂを備える。 - 特許庁

Successively, the impurities are ion-implanted in the semiconductor substrate 4 in a state where the mask film 30 is arranged on the surface of the second gate electrode 28.例文帳に追加

続いて、第２ゲート電極２８の表面にマスク膜３０を配置した状態で不純物を半導体基板４にイオン注入する。 - 特許庁

The projection range of impurities in ion implantation of the mask material 1 is small when compared to that of the gate electrode 4 and the layer insulation film 7.例文帳に追加

注入マスク材１は、ゲート電極４および層間絶縁膜７と比較してイオン注入における不純物の投影飛程が小さい。 - 特許庁

Then, in this state, the regions located on the sides of the gate electrode 3 are doped with n-type impurities by an ion implantation method.例文帳に追加

次に、この状態で、シリコン基板１上のゲート電極３の両脇となる領域に、ｎ型の不純物をイオン注入法でドーピングする。 - 特許庁

On the other hand, fluorine ion is poured before or after pouring the impurity for forming the diffusion layer employing at least the gate electrode as the mask.例文帳に追加

また、この拡散層形成のための不純物注入の前又は後に、少なくともゲート電極をマスクとして、フッ素イオンを注入する。 - 特許庁

Also gate electrodes of the p-tpe and n-type thin film transistors are formed through second and third mask steps, and steps to dope polycrystalline semiconductor layers of the respective thin film transistors with a p+ ion, an n+ ion, and an n- ion are conducted so as to form a second storage electrode.例文帳に追加

また、第２マスク工程及び第３マスク工程によって、ｐ型及びｎ型の薄膜トランジスタのゲート電極を形成して、前記各薄膜トランジスタの多結晶半導体層にｐ＋イオンと、ｎ＋イオンのドーピング工程及びｎ-イオンのドーピング工程を行い、第２ストレージ電極を形成する。 - 特許庁

After the gate electrode 3 of the transfer transistor is formed on a p-type silicon substrate 1, the p-type ion-implanted layer 4 of the photodiode is formed and, in addition, the n-type ion-implanted layer 5 of the photodiode and the threshold controlling ion-implanted layer 6 of the transfer transistor are formed simultaneously.例文帳に追加

ｐ型シリコン基板１上に転送トランジスタのゲート電極３を形成後に、フォトダイオードのｐ型イオン注入層４を形成し、さらにフォトダイオードのｎ型イオン注入層５と転送トランジスタのしきい値制御イオン注入層６とを同時にイオン注入により形成する。 - 特許庁

In the time-of-flight mass spectrograph method in which an ion mass electric charge ratio is measured by using a spiral orbit composed of a plurality of laminated electric fields, an ion gate arranged at an upper stream of a detecting unit rejects selectively only the ion having a predetermined mass electric charge ratio.例文帳に追加

複数の積層電場で構成されたらせん軌道を用いてイオンの質量電荷比を測定する飛行時間型質量分析方法において、検出器の上流に置かれたイオンゲートにより、所定の質量電荷比を有するイオンのみを選択的に排除するようにした。 - 特許庁

A second thin gate oxide film that is formed on a semiconductor substrate 10 in a second region goes through the elimination of a through oxide film 20 after ion implantation and a formation process of the gate oxide film only once.例文帳に追加

第２領域における半導体基板１０に形成された膜厚の薄い第２ゲート酸化膜は、イオン注入後のスルー酸化膜２０の除去、およびゲート酸化膜の形成工程を１度しか経ない。 - 特許庁

To provide a low-cost semiconductor device by suppressing increase of manufacturing processes when a predetermined element is introduced into a gate electrode by ion implantation to form a MOS transistor with a gate electrode having a different work function.例文帳に追加

イオン注入で所定の元素をゲート電極に導入して、異なる仕事関数を有するゲート電極のＭＯＳトランジスタを形成する際に、製造工程の増加を抑制して低コストの半導体装置を提供する。 - 特許庁

In a method for manufacturing an insulated gate field effect transistor, two source-drain regions 10 are formed in a P well 3 by performing impurity ion implantation and activation annealing while using a gate stack 7 and a spacer of a sidewall insulating film 9 having a predetermined width as a mask.例文帳に追加

ゲートスタック７と側壁絶縁膜９からなる所定の幅のスペーサをマスクとする不純物のイオン注入と活性化アニールにより、２つのソース・ドレイン領域１０をＰウェル３に形成する。 - 特許庁

That is, the hybrid ion transmitting device has a structure in which the electrostatic lens for transmitting injected ions and applying a voltage so that the ions can be focused on the center of the ion transmitting direction axis and the RF ion transmitting tube connected to the electrostatic lens to pass the ions focused on the center of the ion transmitting direction axis are connected through the gate valve.例文帳に追加

すなわち、混成イオン伝送装置は、注入されるイオンを伝送し、イオンがイオン伝送方向軸の中心に集中可能に電圧をかける静電レンズと、静電レンズに接続され、イオン伝送方向軸の中心に集中された前記イオンを通過させるＲＦイオン伝送管がゲート弁を介して接続されるような構成を有する。 - 特許庁

This hybrid ion transmitting device for enhancing detection sensitivity and resolution by using an electrostatic lens ion transmitting tube in the front, enabling use of a gate valve in the middle, and using an RF ion transmitting tube having good transmission efficiency in a high electric field in the back can be manufactured by combination of the electrostatic lens and the RF ion transmitting tube.例文帳に追加

静電レンズ及びＲＦイオン伝送管の組み合わせにより、前部に静電レンズイオン伝送管を用い、且つ、途中部分にはゲート弁を用いることを可能にし、後部には高磁場における伝送効率がよいＲＦイオン伝送管を用いて検出感度及び分解能を高める混成イオン伝送装置を製作することができる。 - 特許庁

Gate electrodes 15 are formed through a gate insulation film 14 on a semiconductor substrate 11 and element isolations, the gate electrodes are formed so as to adjoin both sides of a certain one gate electrode, and a skew ion implanting is made so that the shadows of adjacent gate electrodes overlie source or drain regions 19, thus making it possible to selectively implant a channel impurity in Si substrate regions 13 beneath the gate electrodes.例文帳に追加

半導体基板１１上及び素子分離部上にゲート絶縁膜１４を介してゲート電極１５を形成し、ある１つのゲート電極に対しその両側に隣接するようにゲート電極を形成し、隣接するゲート電極の陰がソース又はドレイン領域１９に重なるように、斜めイオン注入を行うことにより、ゲート電極下のシリコン基板領域１３に選択的にチャネル不純物を注入することが可能になる。 - 特許庁

Then, the gate of a p-type transistor is worked, the n-type transistor is covered with a protective film, and acceptor ions are implanted by a mass nonseparation-type ion implantation apparatus.例文帳に追加

次にｐ型トランジスタのゲート加工を行い、ｎ型トランジスタを保護膜で被覆した後アクセプター・イオンを質量非分離型イオン注入装置で行う。 - 特許庁

To provide an option-setting circuit that precludes the possibility of the causing a breakdown of gate oxide film of transistors(TRs) and can set a mode signal without relying on ion implantation.例文帳に追加

トランジスタのゲート酸化膜の破壊を生ずるおそれがなく、かつイオン注入によらずにモード信号の設定ができるオプション設定回路を提供する。 - 特許庁

The condition for ion implantation is selected to compensate for deviation of the threshold voltage due to the deviation of the gate insulating film thickness from the design thickness.例文帳に追加

イオン注入の条件は、ゲート絶縁膜の膜厚の設計膜厚からのずれによるしきい値電圧のずれが補償されるように選択される。 - 特許庁

Thereafter, an n-type high-concentration source region 6 and an n-type high-concentration drain region 7 are formed by performing ion implantation by using the gate electrode 3 as a mask.例文帳に追加

その後、ゲート電極３をマスクとしてイオン注入を行い、ｎ型の高濃度ソース領域６及び高濃度ドレイン領域７を形成する。 - 特許庁

With a gate electrode 4 and an element isolation insulation film 2 as a mask, boron ions 5 are implanted to form a high concentration ion implanted layer 6 for extension.例文帳に追加

ゲート電極４及び素子分離絶縁膜２をマスクとして、ボロンイオン５をイオン注入して、高濃度エクステンション用イオン注入層６を形成する。 - 特許庁

This semiconductor ion sensor is formed by providing a resin coating 11 comprising a matrix resin containing a plasticizer and an ionophore on the surface of a gate electrode 4.例文帳に追加

ゲート電極４の表面に可塑剤とイオノフォアを含有するマトリックス樹脂からなる樹脂皮膜１１を設けて形成される半導体イオンセンサに関する。 - 特許庁

A mask 29 for obstructing ion implantation is formed with the component of a semiconductor element, for example with the same configuration as a gate control section 25 in a MOS transistor.例文帳に追加

イオン注入阻止用マスク２９は、半導体素子の構成要素、例えばＭＯＳトランジスタのゲート制御部２５と同じ構成で形成される。 - 特許庁

The gate pattern and the spacer are used as an ion implantation mask, impurities are injected to the semiconductor substrate, and high density source/drain regions are formed.例文帳に追加

ゲートパターン及びスペーサをイオン注入マスクとして使用し、半導体基板に不純物を注入して高濃度ソース／ドレイン領域を形成する。 - 特許庁

Since the elements can be formed without ion implantation through a gate electrode, the mask ROM can be formed on the glass substrate.例文帳に追加

これらの素子は、ゲート電極を通してイオン注入せずに作成することが出来るため、ガラス基板上にマスクＲＯＭを作り込むことができるようになる。 - 特許庁

An n^+ region 7 is formed by ion doping after a contact hole 7a is formed in the gate insulating film 3 consisting of a thick film high dielectric material.例文帳に追加

膜厚が厚い高誘電率材料からなるゲート絶縁膜３にコンタクトホール７ａを形成した後でイオンドーピングしてｎ^+領域７を形成する。 - 特許庁

Impurity ion implantation is performed with a first concentration in order to form sources/drains 116 in the semiconductor substrate with the gate structures 120 serving as masks.例文帳に追加

前記ゲート構造１２０をマスクとして前記半導体基板にソース／ドレーン１１６を形成するために第１濃度で不純物イオン注入を行う。 - 特許庁

A target ion responding part 20 for detecting target ions in a sample to be inspected is formed to the gate region 17 of a field-effect transistor 10.例文帳に追加

被験試料中の標的イオンを検出するための標的イオン感応部２０を電界効果型トランジスタ１０のゲート領域１７に形成した。 - 特許庁

A load chamber 102 introducing a wafer W is connected to an RIE apparatus 1 performing reactive ion etching treatment to the wafer W via a gate valve 101.例文帳に追加

ウエハＷを導入するロード室１０２とウエハＷをリアクティブ・イオン・エッチング処理するＲＩＥ装置１とが、ゲートバルブ１０１を介して接続されている。 - 特許庁

To make a gate insulating film of a thin film transistor formed on a TFT substrate as a thick film using a high dielectric material, and dope enough ion thereinto.例文帳に追加

ＴＦＴ基板に形成する薄膜トランジスタのゲート絶縁膜を高誘電率材料を用いた厚膜とし、かつ十分なイオンをドーピングする。 - 特許庁

Then B is obliquely ion-implanted by using the gate electrode 11 and the sidewall 12 as masks to form a packet region 16 surrounding the source-drain expansion region 15.例文帳に追加

その後、ゲート電極１１及びサイドウォール１２をマスクにＢを斜めイオン注入して、ソース・ドレイン拡張領域１５を囲むポケット領域１６を形成する。 - 特許庁

A photoresist 103, the gate structures 10 and 14 and element separating insulation films 5b and 5c are used for an implantation mask and the ion implantation of N-type impurities 104 is performed.例文帳に追加

フォトレジスト１０３、ゲート構造１０，１４、及び素子分離絶縁膜５ｂ，５ｃを注入マスクに用いて、Ｎ型不純物１０４をイオン注入する。 - 特許庁

In a principal process, the charge storage film and memory gate electrode are formed after ion implantation D01 for forming the memory source-drain region SDm is carried out.例文帳に追加

本工程では、メモリソース・ドレイン領域ＳＤｍを形成するためのイオン注入Ｄ０１を施した後に、電荷蓄積膜とメモリゲート電極とを形成する。 - 特許庁

The gate electrode having the work function variable in the lateral direction can be formed using angle inclined ion implantation or a sequent lamination layer method.例文帳に追加

横方向に可変の仕事関数を有するゲート電極は、角度傾斜イオン注入法又は逐次積層法を用いて形成することができる。 - 特許庁

A gate insulation film 12b whose dielectric breakdown strength is lowered when compared to a gate insulation film 12a of an MOS transistor is formed through ion implantation to the gate insulation film 12a formed in an anti-fuse part, and a write voltage to an anti-fuse is reduced.例文帳に追加

アンチフューズ部に形成したゲート絶縁膜１２ａにイオンを注入することにより、ＭＯＳトランジスタのゲート絶縁膜１２ａに比べて絶縁破壊耐圧を低下させたゲート絶縁膜１２ｂを形成し、アンチフューズへの書き込み電圧を低減することを特徴としている。 - 特許庁

After removing the ion implantation mask pattern, a transfer gate electrode, an NMOS gate electrode, and a PMOS gate electrode are formed on a semiconductor substrate in a pixel region, on that of the NMOS region, and on that of the PMOS region, respectively, by patterning the polysilicon film.例文帳に追加

イオン注入マスクパターンを除去した後にポリシリコン膜をパターニングして画素領域の半導体基板上に転送ゲート電極、ＮＭＯＳ領域の半導体基板上にＮＭＯＳゲート電極及びＰＭＯＳ領域の半導体基板上にＰＭＯＳゲート電極を形成する。 - 特許庁

Then, after a gate insulating film 2 and the gate electrode 3 are formed on the diffusion layer 4a, a p-type diffusion layer 5a for channel is formed by performing ion implantation by using an implantation mask 12 covering part of the upper surface of the electrode 3 and the region 7a for drain of the substrate 1 and the gate electrode 3 as masks.例文帳に追加

そして、ゲート絶縁膜２及びゲート電極３を形成した後、ゲート電極３上の一部及び半導体基板１のドレイン用領域７ａ上を覆う注入マスク１２及びゲート電極３をマスクにしてイオン注入を行い、ｐ型のチャネル用拡散層５ａを形成する。 - 特許庁

The gate length of this gate electrode is measured (S5), and an ion-implantation dose for forming source and drain regions is set variedly according to the measured value of the gate length, so that the transistor characteristics on a short-channel effect of a transistor reach a prescribed level (S7, F1).例文帳に追加

このゲート電極のゲート長を測定し（Ｓ５）、短チャネル効果に関するトランジスタ特性が所定のレベルになるように、ソース領域およびドレイン領域を形成するためのイオン注入のドーズ量を上記ゲート長の測定値に応じて可変して設定する（Ｓ７，Ｆ１）。 - 特許庁

A gate electrode 21 is assumed to be a pattern which extends from the gate insulating film 16 to an insulating film 13, such that at least on the gate insulating film 16 one edge overlaps on the ion implantation region 18 for connection, and the other end overlaps on an n-type impurity region 14.例文帳に追加

ゲート電極２１は、少なくともゲート絶縁膜１６上では一方縁部が接続用イオン注入領域１８上にかかり、かつ他方縁部がＮ型不純物領域１４上にかかるようゲート絶縁膜１６から絶縁膜１３にかけて延在させたパターンとする。 - 特許庁

A method for manufacturing a semiconductor device comprises the steps of implanting silicon ion in an embedded oxide film 2 through a silicon layer 3 of an SOI structure having the film 2 and the layer 3 sequentially provided on a silicon substrate 1, forming a fixed oxide film charge layer 4 at a silicon ion arrival distance, and providing a gate electrode on the layer 3 via a gate oxide film 5.例文帳に追加

シリコン基板１の上に埋込み酸化膜２とシリコン層３を順次設けたＳＯＩ構造のシリコン層３を通して埋込み酸化膜２中にシリコンイオンを注入しシリコンイオン到達距離に固定酸化膜電荷層４を作成し、シリコン層３の上にゲート酸化膜５を介してゲート電極を設ける。 - 特許庁

Through the silicon oxide film 7 for protecting against ion implantation damage, ion is implanted on the entire surface of a p-well with the gate electrode 5 and a side wall 6 as implantation masks, to form n^+ diffusion layers 12 and 13 on the p-well.例文帳に追加

次に、このイオン注入損傷の保護用のシリコン酸化膜７を介すると共に、ゲート電極５およびサイドウォール６を注入マスクとして、ｐウェルの全面にイオン注入をし、ｐウエルにｎ^＋ 拡散層１２、１３を形成する。 - 特許庁