「ion gate」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To make a bit line contact to be formed easily and, at the same time, to make unnecessary the selective placing of dose at the time of injecting the ion of an impurity into selective gate transistors.例文帳に追加

ビット線コンタクトを容易に形成できると共に、選択ゲートトランジスタに対する不純物のイオン注入時にドーズ量の打ち分けを必要とすることなく構成できるようにする。 - 特許庁

The ion implantation is performed under the condition selected in accordance with deviation of the measured film thickness of the gate insulating film from the design thickness in order to adjust impurity concentration of the p-type well (S7).例文帳に追加

そして、測定したゲート絶縁膜の膜厚の設計膜厚からのずれに応じて選択した条件でイオン注入を行い、ｐ型ウエルの不純物濃度を調整する（Ｓ７）。 - 特許庁

C(carbon) is ion-implanted to a predetermined depth, deeper than an n-type source region 3 at a reserved portion to form a p-type gate region 4 in a surface layer of an n-type drift region 2.例文帳に追加

ｎ型ドリフト領域２の表層部のうち、ｐ型ゲート領域４の形成予定部分に、ｎ型ソース領域３よりも深い所定深さまでＣ（炭素）をイオン注入する。 - 特許庁

A gate electrode 78 of the transistor is formed on a surface of a semiconductor substrate 62 via an insulating film 75, and then a p-type impurity is ion-implanted to form an element isolation region 65.例文帳に追加

半導体基板６２の表面に絶縁膜７５を介してトランジスタのゲート電極７８を形成し、続いて、ｐ型の不純物をイオン注入して素子分離領域６５を形成する。 - 特許庁

At this point, an element pattern where the ion implantation stop film 7 is formed at the lower part of a memory cell is formed to a gate electrode wiring or the diffusion layer in a self-aligned manner.例文帳に追加

ここで、上記のイオン注入阻止膜がメモリセルの下層部に形成された素子パターン例えばゲート電極配線あるいは上記の拡散層に対してセルフアラインに形成される。 - 特許庁

The cross-linking of thermoplastic polymer is carried out to form a three-dimensional structure, thereby enabling prevention of the ion-sensitive film 11 from being torn or peeled off from the gate oxide film 4.例文帳に追加

熱可塑性ポリマーを架橋して三次元構造にすることによって、イオン感応膜１１が破壊されたりゲート酸化膜４から剥離したりすることを防ぐことができる。 - 特許庁

Impurities are ion-implanted into a semiconductor substrate, then the semiconductor substrate is thermally oxidized, thereby smoothing the shape composed of a trench and flat portions of the semiconductor substrate to increase the withstand voltage of the gate insulator film.例文帳に追加

半導体基板に不純物をイオン注入し熱酸化することにより、トレンチ溝と半導体基板平坦部とにより形成される形状を滑らかにするものである。 - 特許庁

Specifically, in the pocket implantation process, the energy of the impurity ion 31 to be implanted is controlled based on an angle θ between the side of the gate electrode 13 and the substrate 11.例文帳に追加

具体的には、ポケット注入工程において、注入される不純物イオン３１のエネルギーは、ゲート電極１３の側面と基板１１のなす角度θに基づき制御される。 - 特許庁

To suppress occurrence of leakage current at the end of a gate electrode, and suppress the drop in the dose of impurities implanted in a substrate, in ion implantation at formation of a source/drain diffused layer.例文帳に追加

ゲート電極端部のリーク電流の発生を抑制し、かつ、ソース／ドレイン拡散層形成時のイオン注入において、基板に注入される不純物のドーズ量の低下を抑制する。 - 特許庁

A starting period of the gate width (integration processing time) is delayed (mask) by a predetermined period from a generation starting period of ion current, that is, a rising time of the induced noise (processing delaying part 90).例文帳に追加

また、ゲート幅（積分処理期間）の開始時期をイオン電流の発生開始時期、即ち誘導ノイズの立ち上がり時点から所定の期間だけ遅延（マスク）させる（処理遅延部９０）。 - 特許庁

Then, the indium ions in the In ion implanted layer 12 are diffused to form an In deposition layer 13 near an interface between the TiN film 10 and the gate insulation film 9.例文帳に追加

次に熱処理によりＩｎイオン注入層１２中のインジウムを拡散させ、ＴｉＮ膜１０のゲート絶縁膜９との界面付近にＩｎ析出層１３を形成する。 - 特許庁

After a boron is ion-implanted into the SiGe layer 13 through the Si layer 14 in amorphous, the SiGe layer 13 and the Si layer 14 are patterned to form a gate electrode 15.例文帳に追加

アモルファス状態のＳｉ層１４を介してＳｉＧｅ層１３にボロンをイオン注入した後、ＳｉＧｅ層１３及びＳｉ層１４をパターン化してゲート電極１５を形成する。 - 特許庁

Finally, a drain region 8 and a source region 9 having an impurity concentration gradient in the lateral direction are formed by conducting ion implantation and annealing, using the insulating gate 6 as a mask.例文帳に追加

次に、絶縁ゲート６をマスクとしてイオン注入及びアニール処理を行うことにより、横方向に不純物濃度勾配を持つドレイン領域８及びソース領域９を形成する。 - 特許庁

To etch a polysilicon gate into which an element which does not generate a volatile compound, for example ytterbium (Yb), is implanted, during conventional reactive-ion etching.例文帳に追加

本発明は、従来の反応性イオンエッチングの間、揮発性の化合物を生成しない元素、例えばイットリビウム（Ｙｂ）が注入されたポリシリコンゲートをエッチングすることを目的とする。 - 特許庁

To minimize channeling of impurity and diffusion of a gate impurity which arise in the process for activation and implantation of impurity ion.例文帳に追加

不純物イオンの注入及び活性化の過程で生じる不純物のチャネリング及びゲート不純物の拡散現象を最小化するに適したデュアルゲートMOSトランジスタの製造方法を提供する。 - 特許庁

A drain region and a source region are formed at the position sandwiching the gate electrode by conducting the ion implantation to the surface of the semiconductor substrate exposed by the etching of the LOCOS film.例文帳に追加

ＬＯＣＯＳ膜のエッチングによって露出した半導体基板の表面にイオン注入を行ってゲート電極を挟む位置にドレイン領域およびソース領域を形成する。 - 特許庁

After forming side walls 109 on the side walls of the gate electrode 105a, a source drain diffusion layer 111 is formed on the surface side of the semiconductor substrate 101 by the ion implantation.例文帳に追加

ゲート電極１０５ａの側壁にサイドウォール１０９を形成した後、イオン注入によって半導体基板１０１の表面側にソース・ドレイン拡散層１１１を形成する。 - 特許庁

With the gate electrode 106 as a mask for impurity ion implantation, a plurality of doped regions which self-align in correspondence with the group of slits 107 are formed in a semiconductor substrate 1.例文帳に追加

ゲート電極１０６を不純物イオンの注入マスクとして、半導体基板１中に、スリット群１０７に対応して自己整合する複数の不純物注入領域を形成する。 - 特許庁

Next, after the mask member is removed, the other impurity area is formed by implanting an impurity into the semiconductor by performing ion irradiation with the gate part as a mask.例文帳に追加

次に、前記マスク材を除去した後、前記ゲート部をマスクとして、イオン照射を行うことによって不純物を前記半導体に注入して、他方の不純物領域を形成する。 - 特許庁

The LDD diffusion layer 107, which specifies the distance L between PN junctions, is formed on the surface layer of the semiconductor substrate 101 by ion implantation employing the gate electrode pattern 105 as a mask.例文帳に追加

ゲート電極パターン１０５をマスクにしたイオン注入によって、半導体基板１０１の表面層にＰＮ接合間距離Ｌを規定するＬＤＤ拡散層１０７を形成する。 - 特許庁

One impurity area is formed by implanting an impurity into a semiconductor by performing ion irradiation with a gate part formed on the semiconductor and a mask member as a mask.例文帳に追加

半導体上に形成されたゲート部およびマスク材をマスクとして、イオン照射を行うことによって不純物を前記半導体に注入して、一方の不純物領域を形成する。 - 特許庁

In a manufacturing method of the EEPROM-type memory cell, before forming a first spacer film 15, the low-concentration ion implantation of n-type impurities is so performed by using as a mask a control gate 13 as to form a low-concentration drain region 14a.例文帳に追加

第１のスペーサ膜１５形成前に、コントロールゲート１３をマスクとしてｎ型不純物を低濃度にイオン注入することで、低濃度のドレイン領域１４ａを形成する。 - 特許庁

The entire or partial first charge storage capability of the second gate charge storage layer 22b' subjected to ion implantation using fluorine gas and/or hydrogen-based gas is smaller than the entire or partial second charge storage capability of the second gate charge storage layer 22b' before ion implantation using fluorine gas and/or hydrogen-based gas is executed.例文帳に追加

フッ素系ガスおよび／または水素系ガスを用いるイオン注入が実施された前記第２のゲート電荷蓄積層（２２ｂ’）の全部または一部の第１の電荷蓄積能力は、フッ素系ガスおよび／または水素系ガスを用いるイオン注入が実施される前の前記第２のゲート電荷蓄積層（２２ｂ’）の前記全部または前記一部の第２の電荷蓄積能力より低い。 - 特許庁

The gate of MOSFET 101 wherein an ion detecting resistor 102 is connected across a gate and a source is connected to at least one of a pair of electrodes 11 and 12 to which voltage is applied by a DC power supply 109, for example, the electrode 11 and a Wheatstone bridge is constituted of the ion detecting resistor 102 between the drain and the source and other resistors 105, 106 and 104A.例文帳に追加

直流電源１０９により電圧が印加された一対の電極１１，１２のうちの少なくとも一方の電極、例えば電極１１に、ゲート−ソース間にイオン検出用抵抗１０２が接続されたＭＯＳＦＥＴ１０１のゲートを接続すると共に、そのドレイン−ソース間抵抗と、他の抵抗１０５，１０６，１０４Ａとによりホイートストンブリッジを構成する。 - 特許庁

The method of manufacturing a semiconductor device eliminates ion implantation of impurities for channel formation on a field oxide film 30, in the method of ion implantation of impurities for channel formation of conductivity type reverse to that of a well diffusion layer after gate electrode formation.例文帳に追加

本発明の半導体装置の製造方法は、ゲート電極形成後にウェル拡散層とは逆導電型のチャネル形成用の不純物をイオン注入する製造方法において、フィールド酸化膜３０にチャネル形成用の不純物をイオン注入しない製造方法である。 - 特許庁

A charging control IC11 monitors a battery voltage VBATT of a lithium ion battery 10, by measuring the terminal voltage of the lithium ion battery 10 connected between a VDD terminal and a GND terminal, and controls the gate/source voltage VGS of a transistor Q2 on the basis of the measured results.例文帳に追加

充電制御用ＩＣ１１は、ＶＤＤ端子とＧＮＤ端子間に接続されたリチウムイオン電池１０の端子電圧を測定することにより、リチウムイオン電池１０の電池電圧ＶＢＡＴＴを監視し、その測定結果に基づき、トランジスタＱ２のゲート・ソース間電圧ＶＧＳを制御する。 - 特許庁

As a result, lateral dispersion of the p-type impurity is suppressed to the limit of the depth where C is ion-implanted, and lateral dispersion is enlarged in the region deeper than the depth where C is ion-implanted, resulting in constitution of p-type gate region, in such a manner as to creep into under the source region.例文帳に追加

これにより、Ｃが注入された深さまでにおいては、ｐ型不純物の横方向拡散が抑制され、Ｃが注入された深さよりも深い領域においては、ｐ型不純物が横方向拡散され、ソース領域の下方まで入り込むようにｐ型ゲート領域４が形成される。 - 特許庁

The metal thin film 14 is subjected to reactive ion etching treatment, pattern formation being faithful to the mask 17 is carried out by the ion etching, isotropic etching of a radical is utilized for advancing the etching from the gap between the mask 17 and the metal thin film 14, and the sectional shape of a gate electrode 18 is tapered.例文帳に追加

金属薄膜14をリアクティブ・イオン・エッチング処理し、イオンエッチングによってマスク17に忠実にパターン形成し、ラジカルの等方性エッチングを利用してマスク17と金属薄膜14の隙間からエッチングを進行させ、ゲート電極18の断面形状を肩の落ちたテーパ形状にする。 - 特許庁

The semiconductor device manufacturing method includes (A) a step to form a gate electrode 13 on a substrate 11, (B) a step to detect the three dimensional shape of the gate electrode 13, and (C) a step to form a diffusion area 32 in a substrate 11 by implanting a impurity ion 31.例文帳に追加

半導体装置の製造方法は、（Ａ）基板１１上にゲート電極１３を形成するステップと、（Ｂ）ゲート電極１３の三次元形状を検出するステップと、（Ｃ）不純物イオン３１を注入することによって、基板１１中に拡散領域３２を形成するステップとを備える。 - 特許庁

Finally, a drain region 8 and a source region 9 are formed by forming an insulating gate 6 of polysilicon layer, having substantially T-shaped cross-section through the silicon oxide film 5, while filling the trench 4 and performing ion implantation and annealing using the insulating gate 6 as a mask.例文帳に追加

次に、溝部４を埋め込むように、シリコン酸化膜５を介して断面略Ｔ字状のポリシリコン層から成る絶縁ゲート６を形成し、絶縁ゲート６をマスクとしてイオン注入及びアニール処理を行うことにより、ドレイン領域８及びソース領域９を形成する。 - 特許庁

After a sidewall 604 is formed on both side surfaces of the gate electrode 602, an N-type impurity is applied thereto through ion implantation by using the gate electrode 602 and sidewall 604 as a mask, and the entire substrate is heated so as to form an N-type first impurity diffusion layer 605.例文帳に追加

ゲート電極６０２の両側面にサイドウォール６０４を形成した後、ゲート電極６０２及びサイドウォール６０４をマスクとしてＮ型の不純物をイオン注入し、その後、熱処理を行なうことによりＮ型の第１の不純物拡散層６０５を形成する。 - 特許庁

Thereafter, a gate electrode 5 of rich silicon state is formed in the nMOS region and a gate electrode 6 of rich Ni state is formed in the pMOS region by conducting the annealing process through formation of a mask layer 4 only to the pMOS region and silicon ion implantation only to the nMOS region.例文帳に追加

その後、ｐＭＯＳ領域のみにマスク層４を形成して、ｎＭＯＳ領域のみにシリコンをイオン注入し、アニール処理することにより、ｎＭＯＳ領域にはシリコンリッチ状態のゲート電極５を、ｐＭＯＳ領域にはＮｉリッチ状態のゲート電極６を形成する。 - 特許庁

A field oxide film 2, isolating the active region of a MOSFET is formed in a region on the surface of a p-type silicon substrate 1, a gate electrode is formed via a gate oxide film, ions are implanted into an arsenic ion implantation layer 5, and the substrate 1 is subjected to heat treatment to form a n-type diffused layer 6.例文帳に追加

ｐ型シリコン基板１上の表面の領域にＭＯＳＦＥＴの活性領域を分離するフィールド酸化膜２を形成し、ゲート酸化膜を介してゲート電極を形成し、ヒ素イオン注入層５にイオン注入し熱処理を行いｎ型拡散層６を形成する。 - 特許庁

The process where the gate electrode 201 is left unremoved comprises a step, where a disused part is removed from the gate electrode 201 through an isotropic reactive ion etching method, where an etching gas that contains HBr gas and Cl2 gas is used so as to enable the electrode 201 to be provided with an undercut on its each lower sectional side.例文帳に追加

ゲート電極２０１を残す前記工程は、ＨＢｒガスおよびＣｌ_2ガスを含むエッチングガスを用いた等方性反応性イオンエッチング法によりゲート電極２０１が断面両側下方にアンダーカット部を備えるように不要な部分を除去するステップを含んでいる。 - 特許庁

When a complementary MOS transistor is formed in a P-type semiconductor substrate 1, the need for implanting the ion of an N-type impurity deep into a gate electrode 9 at a high concentration is eliminated by introducing in advance the N-type impurity over the full film thicknesses of gate electrodes 8 and 9.例文帳に追加

Ｐ型半導体基板１に相補型ＭＯＳトランジスタを形成する場合、予めゲート電極８、９の全膜厚にわたってＮ型不純物を導入することにより、ゲート電極９にＮ型不純物を濃くかつ深くイオン注入する必要がなくなる。 - 特許庁

To provide a method for manufacturing a semiconductor device having a TAT(Trench Access Transistor) DRAM cell in which an impurity ion is implanted to a diffusion layer to prevent the impurity ion from penetrating a gate electrode and entering a channel region of a transistor, and to prevent, a concentration of impurity from increasing and a leakage current increasing when implanting the impurity ion into the diffusion layer of a transistor of TAT DRAM cell.例文帳に追加

ＴＡＴ・ＤＲＡＭセルのトランジスタの拡散層に不純物イオンを注入する際、不純物イオンがゲート電極を貫通して、トランジスタのチャネル領域にも進入し、不純物濃度が上昇してリーク電流が増加することがないように、拡散層に不純物イオンを注入するようにした、ＴＡＴ・ＤＲＡＭセルを有する半導体装置の作製方法を提供する。 - 特許庁

The method for manufacturing the nonvolatile memory cell comprises the steps of: forming a tunnel oxide film, a floating gate electrode, a dielectric film, and a control gate electrode; forming a source and drain region by processing a source/drain ion implantation; forming an oxide layer on the source and drain region by selectively processing oxidation; and forming a spacer on the both sides of the floating gate electrode and the control gate electrode.例文帳に追加

半導体基板上部にトンネル酸化膜、フローティングゲート電極、誘電体膜及びコントロールゲート電極を形成する段階と、ソース／ドレインイオン注入工程を行ってソース及びドレイン領域を形成する段階と、選択的酸化工程を行って前記ソース及びドレイン領域上に酸化層を形成する段階と、前記フローティングゲート電極及びコントロールゲート電極の両側面にスペーサを形成する段階とを含んでなる。 - 特許庁

In an S/D extension region forming process which is carried out after a gate electrode 4 is formed, a PMOS region is covered with a resist 5, As or P ion implanted into an NMOS region at a low acceleration speed.例文帳に追加

ゲート電極４が形成された後のＳ／Ｄエクステンション領域形成工程において、ｐＭＯＳ領域をレジスト５で覆い、ｎＭＯＳ領域にＡｓまたはＰの低加速注入を行う。 - 特許庁

An arithmetic unit 34 computes data on a dosage of ion implantation for uniforming a threshold voltage in the wafer surface on the basis of a distribution of gate lengths measured by the measuring units in the wafer surface.例文帳に追加

演算装置３４は、測定装置により測定されたゲート長のウェハ面内の分布に基づき、ウェハ面内における閾値電圧を均一化するためのイオン注入のドーズ量のデータを演算する。 - 特許庁

The resist mask 7 is removed, heat treatment is carried out for 3 hours at 1,100°C, for example, in hydrogen atmosphere and a part of the gate insulating film 5 in a part where the bonding of element is weak through ion implantation is reduced.例文帳に追加

レジストマスク７を除去し、水素雰囲気中で例えば１１００℃で３時間の熱処理を行い、イオン注入され元素の結合が弱い部分のゲート絶縁膜５の一部を還元する。 - 特許庁

To suppress the deterioration of a gate oxide film due to threshold ion implantation damage in a semiconductor device incorporating a mask ROM that is composed by two kinds MOS transistors with high and low thresholds.例文帳に追加

高低2種類のしきい値のＭＯＳトランジスタで構成するマスクＲＯＭを内蔵した半導体装置においてしきい値イオン注入ダメージによるゲート酸化膜の信頼性劣化を抑制する。 - 特許庁

A plurality of MOS transistors are formed by a plurality of strip-shaped active regions (202-208), an ion implantation region (404) arranged, while being intentionally inclined, and a gate electrode (300) composed of polysilicon.例文帳に追加

複数の短冊状の活性領域（２０２〜２０８）と、意図的に傾けて配置されるイオン注入領域（４０４）と、ポリシリコンからなるゲート電極（３００）によって、複数のＭＯＳトランジスタを形成する。 - 特許庁

A column 1 of a high-speed liquid chromatograph is filled with a material having a gate-type ion exchanger as a substrate represented by (RN^+(CH_3)_2-(CH_2)_n-COO^-) wherein a carboxyl group is introduced.例文帳に追加

高速液体クロマトグラフのカラム１として、カルボキシル基を導入した （ＲＮ^+（ＣＨ_3）_2−（ＣＨ_2）_n−ＣＯＯ^-） で表わされるゲート式イオン交換体を基材に担持して充填したものを使用する。 - 特許庁

To provide a transistor substrate for a liquid crystal display device preventing damage of a gate electrode when carrying out ion implantation in source/drain are of an active layer, and carrying out activation by irradiation of a laser beam.例文帳に追加

アクティブ層のソース／ドレイン領域にイオン注入を行い、レーザビームの照射による活性化を行う際に、ゲート電極の損傷を防止する液晶表示装置用トランジスタ基板を提供する。 - 特許庁

After the flattening operation, the etching stopper film remaining on the silicon oxide film is used as a mask to etch the silicon oxide film, and using this silicon oxide film and the gate electrode as masks, ion is implanted into the silicon layer.例文帳に追加

平坦化後、シリコン酸化膜上に残ったエッチングストッパ膜をマスクとして、シリコン酸化膜のエッチングを行い、このシリコン酸化膜、及び、ゲート電極をマスクとして、シリコン層にイオン注入を行う。 - 特許庁