「Passivation」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

The capacitor used in a semiconductor device having a damascene interconnect structure formed on a substrate of a semiconductor wafer has a first capacitor electrode 164 comprising a part of the damascene interconnect structure, and a second capacitor electrode 168 comprising an insulating layer 166 formed on the damascene interconnect structure and functioning as a passivation layer and a conducting layer formed on at least a part of the insulating layer.例文帳に追加

半導体ウェハの基板上に形成された食刻相互接続構造（damascene）を有する半導体デバイスで使用される本発明のキャパシタは、食刻相互接続構造の一部を含む第１キャパシタ電極１６４と、食刻相互接続構造の上に形成され、パッシベーション層として機能する絶縁層１６６と、絶縁層の少なくとも一部の上に形成された導電層を含む第２キャパシタ電極１６８とを有する。 - 特許庁

A photovoltaic device having at least one semiconductor unit is manufactured by using a continuous operation type production line which includes a step for washing at least one surface of the semiconductor unit by etching, a step for drying at least the one surface of the semiconductor unit in an environment in which oxygen does not exist or the oxygen is lacked substantially, and a step for accumulating the passivation layer on at least the one surface.例文帳に追加

エッチングにより半導体ユニットの少なくとも１つの表面を洗浄する工程と、実質的に無酸素である又は酸素が欠乏した環境内で半導体ユニットの少なくとも１つの表面を乾燥させる工程と、少なくとも１つの表面上にパッシベーション層を堆積する工程とを含む、連続作業方生産ラインを用いて、少なくとも１つの半導体ユニットを有する光起電力素子を製造する。 - 特許庁

A semiconductor device, where a gold bump electrode 57 is formed on a pad 53 formed above a semiconductor substrate, comprises the pad 53 consisting of a plurality of openings provided in a passivation film 52 covering a pad forming region, a conductive film 55 that is buried in the openings to constitute the pad 53, and the gold bump electrode 57 that comes into contact with the pad 53 via the conductive film 55.例文帳に追加

半導体基板上に形成されたパッド部５３上に金バンプ電極５７が形成されて成る半導体装置において、パッド部形成領域上を被覆するパッシベーション膜５２に設けられた複数個の開口から成るパッド部５３と、前記パッド部５３を構成する開口内に埋設された導電性膜５５と、前記導電性膜５５を介して前記パッド部５３にコンタクト接続される金バンプ電極５７とを具備したことを特徴とする。 - 特許庁

The semiconductor device comprises a semiconductor substrate 10 on which an integrated circuit 12 is formed and a passivation film 16 is formed to expose at least a part of an electrode 14 connected electrically with the integrated circuit 12, a resin layer 24 formed on the passvation film 16 of the semiconductor substrate 10, and an interconnect 28 formed on the resin layer 24 from above the electrode 14 to be connected electrically therewith.例文帳に追加

本発明に係る半導体装置は、集積回路１２が形成され、集積回路１２に電気的に接続された電極１４を有し、電極１４の少なくとも一部が露出するようにパッシベーション膜１６が形成されている半導体基板１０と、半導体基板１０のパッシベーション膜１６上に形成された樹脂層２４と、電極１４に電気的に接続されるように、電極１４上から樹脂層２４上に形成された配線２８と、を有する。 - 特許庁

The barrier metal layer 4 comprises a first nickel layer 4a containing phosphorus and multiple layers including a second nickel layer 4b whose phosphorus content in nickel is lesser than that in the first nickel layer 4a, the first nickel layer 4a coats the peripheral part of the opening of the passivation layer 3, and the second nickel layer 4b coats the surface of the first nickel layer 4a.例文帳に追加

半導体基板１表面に形成された所定パターンの電極層２と、電極層２を被覆し、且つ該被覆領域に開口を有するパッシベーション層３と、前記開口から露出した電極層２上に形成されるバリアメタル層４とを備えた半導体素子であって、バリアメタル層４は、リンを含有する第１のニッケル層４ａと、第１のニッケル層４ａよりもニッケル中のリンの含有量が少ない第２のニッケル層４ｂとを含む多層から構成されるとともに、第１のニッケル層４ａは、パッシベーション層３の開口の周縁を被覆しており、第２のニッケル層４ｂは、第１のニッケル層４ａ表面を被覆している。 - 特許庁