「Passivation」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

When the on-voltage Von and off- voltage Voff are fixed, the annealed passivation film shown by solid lines in the figure does not change in the TFT characteristics, while the film not annealed shown by dashed lines significantly decreases the drain current due to changes in the TFT characteristics when the on-voltage Von is applied.例文帳に追加

オン電圧Ｖｏｎ及びオフ電圧Ｖｏｆｆを固定した場合、実線で示すパッシベーション膜にアニールを施したものでは、ＴＦＴ特性がほとんど変化しないが、破線で示すアニールを施さないものでは、ＴＦＴ特性の変動に伴ってオン電圧Ｖｏｎ時のドレイン電流が著しく低下している。 - 特許庁

A passivation layer is formed by using a masking deposition method with a P-CVD device and, by applying a protective layer onto local regions by using an inkjet coating method, a TFT array substrate for liquid crystal display which is super large-sized and has a wide viewing angle and ultra-high speed response can be manufactured by three times of photomask processes.例文帳に追加

パッシベーション層は、マスキングデポジッション法を用いてＰ−ＣＶＤ装置で成膜するか、インクジェット塗布法を用いて保護層を局所領域に塗布することで、３回のホトマスク工程で超大型広視野角超高速応答液晶表示用ＴＦＴアレイ基板を製造することができる。 - 特許庁

Passive films are formed on a surface of chrome plated layer on the opening side end of a piston and inside a micro crack formed by a passivation process in which an anodic oxidation coating layer is formed on the surface of a piston base body made of aluminum alloy and a chrome plated layer is formed on the anodic oxidation coating layer to be immersed in nitric acid solution.例文帳に追加

アルミニウム合金製のピストン基体の表面に陽極酸化皮膜層を形成し、該陽極酸化皮膜層上にクロムめっき層を形成した後、硝酸溶液に浸漬する、不動態化処理によりピストンの開口側端面のクロムめっき層の表面およびマイクロクラックの内部に不動態皮膜を形成する。 - 特許庁

The conductive path 212 connects a conductive layer prepared by forming a hole pattern in a dielectric passivation layer 202, or by making an anti-reflective coating 201 conductive, or by forming a conductive material layer on the front or back surface of the anti-reflective coating 201, to a frame 211, with a resistor.例文帳に追加

導電性経路２１２は、誘電性パッシベーション層２０２内に正孔パターンを形成するか、反射防止コーティング２０１を導電性にするか、反射防止コーティング２０１の表面かまたは裏面に導電性材料の層を形成することにより形成した導電性の層とフレーム２１１間を抵抗器により接続する。 - 特許庁

The inspection system is specifically intended and designed for a second optical wafer inspection for such defects as metalization defects, such as scratches, voids, corrosion and bridging, as well as diffusion defects, passivation layer defects, scribing defects, glassivation defects, chips and cracks from sawing, solder bump defects, and bond pad area defects.例文帳に追加

この検査システムは、特に、スクラッチ、ボイド、腐食およびブリッジング、などの金属化欠陥、ならびに拡散欠陥、被覆保護層欠陥、書きこみ欠陥、ガラス絶縁欠陥、切込みからのチップおよびクラック、半田隆起欠陥、ボンドパッド領域欠陥、などの欠陥のための第二の光学的ウェハ検査のために意図され、そして設計される。 - 特許庁

Lead-out wiring is provided using lower layer wiring 103 and 106 excepting uppermost layer wiring 107 in the electrode wiring having a multilayer wiring structure of a resin sealed semiconductor becoming a major cause of cracking a passivation film 108 in order to minimize level difference incident to the uppermost layer wiring.例文帳に追加

パッシベーション膜１０８のクラック発生の主要な原因となる樹脂封止型半導体の多層配線構造の電極配線内の最上層配線１０７を除いた下層配線１０３、１０６を用いて引出配線を設けることで最上層配線を用いて配線することから発生する段差を最小限にする。 - 特許庁

In a semiconductor substrate 10 on which an integrated circuit 12 is formed, an electrode 14 electrically connected to the integrated circuit 12 and a passivation film 20 having an opening for exposing at least a part of the electrode 14 are formed.例文帳に追加

集積回路１２が形成された半導体基板１０であって、集積回路１２に電気的に接続された電極１４が形成され、電極１４の少なくとも一部を露出させる開口を有するパッシベーション膜２０が形成された半導体基板１０の、パッシベーション膜２０上に樹脂突起２２を形成する。 - 特許庁

Thus, it is prevented that the gate electrodes 7a, 7b are damaged by plasma emission by placing the metallic films 9a, 9b on the gate electrodes 7a, 7b in a way of covering them even in the case of performing a metallic wire forming process attended with plasma emission, a passivation film forming process, and an etching process.例文帳に追加

このように、ゲート電極７ａ、７ｂの上を覆うように金属膜９ａ、９ｂを配置すれば、プラズマ照射を伴う金属配線の形成工程、パッシベーション膜の形成工程およびエッチング工程を行ったとしても、プラズマ照射によりゲート電極７ａ、７ｂがダメージを受けることを防止することができる。 - 特許庁

The inspection system is specifically intended and designed for a second optical wafer inspection for such defects as metalization defects, such as scratches, voids, corrosion and bridging, as well as diffusion defects, passivation layer defects, scribing defects, glassivation defects, chips and cracks from sawing, solder bump defects, and bond pad area defects.例文帳に追加

この検査システムは、特に、スクラッチ、ボイド、腐食およびブリッジング、などの金属化欠陥、ならびに拡散欠陥、被覆保護層欠陥、書きこみ欠陥、ガラス絶縁欠陥、切込みからのチップおよびクラック、半田隆起欠陥、ボンドパッド領域欠陥、などの欠陥のための第二の光学的ウェハ検査のために意図され、そして設計される。 - 特許庁

A gate insulating film 22, a channel protective layer 24 and a passivation film 26 each have a laminate structure consisting of a first layer 31 made of aluminum oxide and a second layer 32 made of insulating materials including silicon (Si) and the first layers 31 and the second layers 32 are stacked while arranging the first layers 31 on the side of the oxide semiconductor layer 23.例文帳に追加

ゲート絶縁膜２２，チャネル保護層２４およびパッシベーション膜２６を、それぞれ、酸化アルミニウムよりなる第１層３１とシリコン（Ｓｉ）を含む絶縁材料よりなる第２層３２との積層構造とし、第１層３１および第２層３２を、第１層３１を酸化物半導体層２３側にして積層する。 - 特許庁

To provide a semiconductor photodetector for which a surface current flowing to the boundary with a passivation film of the side wall of a depletion layer is reduced and long-term reliability is improved by making the outer periphery of the layer of the second conductivity and the layer of the first conductivity holding the depletion layer of the semiconductor photodetector there between narrower than the depletion layer.例文帳に追加

半導体受光素子の空乏層を挟む第二の導電型の層および第一の導電型の層を空乏層より外周を狭めることにより、空乏層の側壁のパッシベーション膜との界面に流れる表面電流を減らし、長期信頼性を改善した半導体受光素子を提供する。 - 特許庁

In the method, welding is performed by using gaseous argon as a back shielding gas in a welding process and the 100% Cr_2O_3 passivation film is formed again by switching the gaseous argon to gaseous argon containing about several 10 ppm oxygen in a heat treatment process, following which the back shielding gas is switched to the gaseous argon and the annealing treatment is performed.例文帳に追加

溶接工程にてバックシールドガスにアルゴンガスを用いて溶接を行い、熱処理工程にてアルゴンガスから数１０ｐｐｍ程度の酸素を含んだアルゴンガスに切り替えることにより１００％Ｃｒ_２Ｏ_３不働態化処理皮膜を再形成した後、更にバックシールドガスをアルゴンガスに切り替えてアニール処理を施した。 - 特許庁

This structure includes a set of conductive gate electrodes covered with a high-permittivity insulator, the layer of the organic/inorganic hybrid semiconductor, a set of electric conductive source electrode corresponding to each gate line and electric conductive drain electrode, and a passivation layer that is optionally selected and covers the device structure for protection.例文帳に追加

この構造は、基板上に、高誘電率絶縁体で覆われた導電性ゲート電極の組、有機無機混成半導体の層、ゲート線の各々に対応する電気伝導性ソース電極と電気伝導性ドレイン電極の組、およびこのデバイス構造の上を覆いこれを保護することができる随意選択のパッシベーション層を含む。 - 特許庁

To provide a chemical cleaning method for effectively removing silica- base scale including silica and/or silicate adhering to the metal surface, out of the removal method, without damaging a passivation coating, while inhibiting corrosion of the metal to the minimum.例文帳に追加

本発明の課題は、金属表面に付着したシリカおよび／又は珪酸塩を含むシリカ系スケールの除去において、金属の腐食を最小に抑えるとともに、不働態化皮膜を損なうことなく、金属表面に付着したシリカ系スケールを効率的に除去できる化学的洗浄方法を提供することである。 - 特許庁

In the method for performing passivation for suppressing surface recombination and measuring life time of the semiconductor wafer, a reflective microwave photoconductive attenuation method is used for the semiconductor wafer where a natural oxide film on a surface of the semiconductor wafer is removed by hydrofluoric acid and pure water rinse cleaning is performed under nitrogen atmosphere.例文帳に追加

表面再結合を抑制するためのパシベーションを実施して半導体ウェーハのライフタイムを測定する方法において、半導体ウェーハ表面の自然酸化膜をフッ酸で除去し純水リンス洗浄を施した半導体ウェーハを窒素雰囲気下において反射マイクロ波光導電減衰法を用いる。 - 特許庁

Thereby, since the resist region 20 is positioned in a scribed line on the peripheral part of a color filter substrate of a panel, the resist region 20 protects the passivation layer 22 and the gate insulating layer 14 from cracking and also protects the gate terminal and the lead wiring from corrosion after a portion of the color filter substrate is removed along the scribed line.例文帳に追加

このレジスト領域２０が、パネルのカラーフィルタ基板の周辺上のスクライブ線に位置するので、レジスト領域２０は、不動態化層２２とゲート絶縁層１４を割れから保護することができ、かつカラーフィルタ基板の一部がスクライブ線に沿って除去された後にゲート端子とリード線を腐蝕から保護することができる。 - 特許庁

A semiconductor wafer before a dicing comprises a silicon substrate 50 with its surface divided into a element forming region 42 and a scribing line region 43, with a passivation film 55 and a polyimide film 56 covering the element forming region 42, and with the accessary pattern 53 comprising a top layer interconnection layer 52 exposing to the scribing line region 43.例文帳に追加

ダイシング前の半導体ウェーハは、シリコン基板５０上が素子形成領域４２とスクライブ線領域４３とに分けられ、パッシベーション膜５５及びポリイミド膜５６が素子形成領域４２を覆い、最上層配線層５２からなるアクセサリパターン５３がスクライブ線領域４３に露出しているものである。 - 特許庁

To provide an organic EL display in which poor coverage of a passivation layer is eliminated by reducing fine unevenness, such as foreign substance, projection or the like on the surface of an overcoat layer, thereby preventing an occurrence of display defect etc. due to residual gas and moisture diffused to an organic EL layer, its manufacturing method and its manufacturing apparatus.例文帳に追加

オーバーコート層表面上の異物や突起などの微細な凹凸を低減することで、パッシベーション層のカバレッジ不良が改善され、有機ＥＬ層への残留ガスや水分の拡散に起因する表示欠陥などの発生を防ぐことができる有機ＥＬディスプレイ並びにその製造方法および製造装置を提供する。 - 特許庁

The substrate comprises a process of forming a source-drain region using a halftone exposure technology, a process of forming a passivation insulating layer having an opening in a connecting part between a source-drain region and a scanning line, a source-drain wiring forming process, and a process of forming the protective insulating layer having an opening, and achieves a four-mask process.例文帳に追加

ハーフトーン露光技術を用いてソース・ドレイン領域を形成する工程と、ソース・ドレイン領域と走査線の接続部に開口部を有するベーション絶縁層の形成工程と、ソース・ドレイン配線形成工程と、開口部を有する保護絶縁層の形成工程を有し、４枚マスク・プロセスを実現する。 - 特許庁

The semiconductor device includes an electrode formed on the surface of a semiconductor layer, and additional electrode that is formed on the electrode and can be soldered to a leadframe, and a passivation film that is formed to cover the electrode together with the additional electrode and wherein an opening is provided on the surface of the additional electrode to cover the semiconductor layer.例文帳に追加

半導体層の表面に形成された電極と、該電極上に形成され、リードフレームとはんだ付け可能な付加電極と、該付加電極とともに該電極を覆い、かつ、該半導体層を覆うように該付加電極の表面に開口部を設けて形成されたパッシベーション膜とを備えたことを特徴とする。 - 特許庁

To provide a method for manufacturing a contact part for a wafer collective contact board which can cope with the tendency for the pitch of electrodes to be come narrow, and even when a passivation film or an overcoat film around electrodes (contact pads) on a wafer is thick, which can provide contacts between bumps and the electrodes on the wafer.例文帳に追加

被接触電極の狭ピッチ化に対応可能であり、また、ウエハ上の電極（コンタクトパッド）の周囲に形成されるパッシベーション膜やオーバーコート膜の厚みが厚い場合であっても、バンプとウエハ上の電極とのコンタクトが可能であるウエハ一括コンタクトボード用コンタクト部品の製造方法等を提供する。 - 特許庁

Further, regarding the method for producing a chromium-plated product whose corrosion resistance is more improved, in the chromium-plated product, e.g., microcracks of the form and number whose generation is predicted, e.g., on the market are beforehand generated upon the production, and also, passivation treatment is performed even to the fracture parts of the microcracks.例文帳に追加

また、クロムめっき製品において、例えば市場での発生が予想される形態及び数のマイクロクラックを製造時に予め発生させ、かつマイクロクラックの破面部にまで不働態化処理を施すことにより、より耐食性が改善されたクロムめっき製品の製造方法を提供することができる。 - 特許庁

The nitride semiconductor device includes a semiconductor-layer laminate 102 formed on a substrate 101, a first ohmic electrode 131 and a Schottky electrode 132 formed on the semiconductor-layer laminate 102 with an interval in-between, and a passivation film 141 covering the semiconductor-layer laminate 102.例文帳に追加

窒化物半導体装置は、基板１０１の上に形成された半導体層積層体１０２と、半導体層積層体１０２の上に互いに間隔をおいて形成された第１のオーミック電極１３１及びショットキー電極１３２と、半導体層積層体１０２の上を覆うパッシベーション膜１４１とを備えている。 - 特許庁

The upper layer 101 is equipped with a second conductivity-type well region 102 opposite to the first conductivity, and an edge passivation zone equipped with a junction terminal expansion(JTE) depletion region 403, where the depletion region 403 is provided with an extension 406 which is separate from the well region 102 and extends under it.例文帳に追加

上側層１０１は、第１の導電型とは逆の第２の導電型のウェル領域１０２と、接合終端拡張（ＪＴＥ）空乏領域４０３を具えるエッジパシベーションゾーンを具え、空乏領域４０３は、ウェル領域１０２から離れ、かつその下に延在する部分４０６を具える。 - 特許庁

In the semiconductor device of a multilayer wiring structure including wires formed with the damascene method, a first conductive layer 5 having a region for electrical connection with the external side of at least a part of electrodes is formed on a passivation film 4 that is essentially required for the region over semiconductor substrate 1 in the multilayer wiring structure.例文帳に追加

ダマシン工法で形成された配線を有する多層配線構造の半導体装置において、少なくとも一部の電極パッドは、外部との電気的接続をとるための領域を有する第１導電層５を、多層配線構造において半導体基板１上に必要不可欠なパッシベーション膜４上に形成する。 - 特許庁

A deposited semiconductor surface layer is treated and annealed in the alkyl environment of a chemical vapor deposition chamber to passivate the surface layer of a semiconductor, by combining an adhesive alkyl termination chemical object to silicon on the semiconductor surface layer to accelerate the passivation of the surface.例文帳に追加

蒸着した半導体表面層は、表面の脱ヒドロキシル化を促進する目的で、半導体表面層上で、シリコンに付着アルキル終端化学的物体を結合することによって半導体の表面層を不動態化するために、化学蒸着チャンバのアルキル環境内で処理され、焼き鈍される。 - 特許庁

In this solid-state image pickup element, the intra-layer lens 21 is formed in the passivation film 20.例文帳に追加

半導体基板上に形成された光電変換部と前記光電変換部で生成された電荷を転送する電荷転送部とを備えた撮像部と、前記撮像部上に、平坦化膜を介して形成されたパッシベーション膜と、層内レンズとを具備した固体撮像素子であって、前記層内レンズ２１が、前記パッシベーション膜２０中に形成されたことを特徴とする。 - 特許庁

To provide a method of measuring a carrier life time of a silicon wafer by the microwave photoconductivity decay method, which accurately measures the carrier life time by easily and stably keeping a chemical passivation effect over the entire surface of the silicon wafer while avoiding the influences of impurities and so on.例文帳に追加

マイクロ波光導電減衰法によりシリコンウェーハのキャリアライフタイムを測定する際に、不純物等による影響を受けることなく、シリコンウェーハ表面全面にわたって、ケミカルパッシベーション効果を、簡便かつ安定的に保持し、正確なキャリアライフタイム測定が可能となるシリコンウェーハのキャリアライフタイム測定方法を提供する。 - 特許庁

To obtain a composition for resistors adhering to copper surface without requiring an initial passivation of the copper surface, exhibiting stability to all of an accelerated aging testing in environment of 85°C and 85% relative humidity, thermal cycling performance testing and solder exposure resistance testing, and to provide a conductive phase designed to have a temperature coefficient of resistance.例文帳に追加

銅表面の初期の不動態化を必要とせず、銅表面に接着し、８５℃と８５％相対湿度の環境での加速エイジング試験、熱サイクル性試験、はんだ暴露抵抗性試験でも安定性を提供する抵抗器組成物、さらに温度抵抗率を有するように設計した導電性相の提供。 - 特許庁

The electron emitting materials 702 is coated on a mesh-like electron emitting material arrangement and installment part 303 of the respective cathode electrodes 302, and the non-evaporation type getter 402 containing Zr is coated on a broad part 401 of a connection part 304 mutually connecting the respective electron emitting material arrangement and installment part 303 via a passivation layer 703.例文帳に追加

各カソード電極３０２のメッシュ状の電子放出材料配設部３０３には電子放出材料７０２が被着され、各電子放出材料配設部３０３を相互接続する接続部３０４の幅広部４０１にはパッシベーション層７０３を介して、Ｚｒを含む非蒸発型ゲッタ４０２が被着されている。 - 特許庁

The thermal infrared detection part 3 includes: on a heat insulating layer 33 of the silicon substrate 1, a temperature detection part 36 consisting of an n-type polysilicon layer (silicon layer) 34, a p-type polysilicon layer (silicon layer) 35 and an electrode 37; and an interlayer insulating film (protective film) 49 and a passivation film (protective film) 60 protecting the temperature detection part 36.例文帳に追加

熱型赤外線検出部３は、シリコン基板１の熱絶縁層３３上にｎ形ポリシリコン層（シリコン層）３４、ｐ形ポリシリコン層（シリコン層）３５および電極３７からなる温度検出部３６と、温度検出部３６を保護する層間絶縁膜（保護膜）４９およびパッシベーション膜（保護膜）６０とを備える。 - 特許庁

In a large-scale integrated chip 10, an active element or the like is formed in a state of a semiconductor wafer, then the inner wirings 19 are formed of a material containing the copper as a main component; thereafter a surface protective film (passivation film) 24 is formed; and an opening corresponding to a region of an external connection electrode 14 is provided by using a suitable etching technique.例文帳に追加

ＬＳＩチップ１０は、半導体ウエファの状態で、能動素子等が形成された後、銅を主成分とした材料で内部配線１９が行われ、その後表面保護膜（パシベーション膜）２４が形成され、適当なエッチング技術を用いて、外部接続用電極１４の領域に対応する開口部が設けられる。 - 特許庁

In a semiconductor device where a first silicon nitride film 10 including hydrogen is laminated and formed as a passivation film on the protective film 3 formed on the semiconductor substrate 1, the second silicon nitride film 5 of a thickness 100-500 Å is formed so as to cover the protective film 3 between the protective film 3 and the first silicon nitride film 10.例文帳に追加

半導体基板１に形成した保護膜３上に水素を含む第１の窒化シリコン膜１０がパシベーション膜として積層形成されてなる半導体装置において、保護膜３と第１の窒化シリコン膜１０の間に、膜厚が１００〜５００Åの第２の窒化シリコン膜５により保護膜３を覆うように形成したものである。 - 特許庁

To provide a liquid crystal display composed of a TFT structure in which oxidation of wiring material or the like is prevented by forming an oxide coating film having high adhesion with a semiconductor layer or a pixel electrode, and a source electrode or a drain electrode sandwiched between a semiconductor layer of amorphous silicon or the like and a passivation layer has stable ohmic joining property.例文帳に追加

半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、アモルファス・シリコンなどの半導体層とパッシベーション層に挟持されたソース電極あるいはドレイン電極が安定なオーミック接合性を有するＴＦＴ構造からなる液晶表示装置を提供する。 - 特許庁

Another embodiment provides a manufacturing method for a solar cell module including: (a) a step of preparing a solar cell including an electrode pattern on at least one surface; and (b) a step of forming a light-transmitting passivation film by performing parylene coating on at least a front surface of the solar cell.例文帳に追加

また、他の実施形態によると、（ａ）少なくとも一面に電極パターンが形成された太陽電池セルを準備する段階と、（ｂ）太陽電池セルの少なくとも前面上にパリレン（ｐａｒｙｌｅｎｅ）コーティングを行って光透過性パッシベーション膜を形成する段階と、を含んでなる太陽電池モジュールの製造方法が提案される。 - 特許庁

To provide a solar cell of high photoelectric conversion efficiency at low cost without deteriorating a back passivation effect and a back electric field effect in a process of forming a backside structure when the solar cell is manufactured using a sheet-like silicon substrate whose either surface is at least rugged and to provide a method of manufacturing the same.例文帳に追加

少なくとも一方の面が表面に凹凸を有する凹凸面であるシート状シリコン基板を用いた太陽電池を作製する際に、裏面構造の形成過程において裏面パッシベーション効果と裏面電界効果を損なうことがなく、低コストで光電変換効率の高い太陽電池およびその製造方法を提供する - 特許庁

The storage capacitor adapted for use in a thin film transistor array loop and having scattering effects includes a first electrode provided on a substrate and having a first conductive film, a rough layer provided above the first electrode and having a medium layer and a passivation layer and a second electrode, provided above the rough layer and having external light scattering effect.例文帳に追加

薄膜トランジスターアレイループに適用する散乱効果を有する保存コンデンサーは、基板に設けられて第一導電膜を有する第一電極と、第一電極の上方に設けられ、中間膜とパッシベーション膜を有する粗面膜と、粗面膜の上方に設けられて外部光を散乱する効果を有する第二電極とを含む。 - 特許庁

To provide a thermosetting resin composition having a low dielectric property, a low hygroscopic property and excellent thermosetting property and an electronic element including an electronic part such as a semiconductor device and a thin film multilayer wiring board which has a resin cured film such as a surface protective film, a passivation film, interlayer insulating film excellent in film characteristics such as a low dielectric property and low hygroscopic property.例文帳に追加

低誘電、低吸湿および優れた熱硬化特性を有する熱硬化性樹脂組成物、並びに低誘電、低吸湿等の膜特性に優れる表面保護膜、パシベーション膜、層間絶縁膜等の樹脂硬化膜を有する半導体装置、薄膜多層配線板等の電子部品などの電子部材を提供する。 - 特許庁

The electrooptical device includes a thin film transistor formed on a substrate, a flattening film formed on the thin film transistor, an electrode formed on the flattening film and electrically connected to the thin film transistor, an EL layer formed on the electrode, and a passivation film formed on the EL layer.例文帳に追加

本発明に係る電気光学装置は、基板上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された平坦化膜と、前記平坦化膜上に形成された、前記薄膜トランジスタと電気的に接続された電極と、前記電極上に形成されたＥＬ層と、前記ＥＬ層上に形成されたパッシベーション膜を有することを特徴とする。 - 特許庁

When a wiring layer for ink ejection control is formed along the inclining face 416, a passivation layer 308 is provided between the wiring layer and the substrate along the inclining face 416 in order to prevent the ink jet die from deteriorating due to dielectric breakdown through the substrate caused by applying a high voltage to the wiring layer.例文帳に追加

また、インク噴出制御用の配線層を斜面４１６に沿って形成する際に、前記配線層と基板との間に斜面４１６に沿ってパッシベーション層３０８を設けることにより、前記配線層に対して高電圧を印加した際に基板等を通じて生じる絶縁破壊によるインク噴出ダイ劣化を防止できる。 - 特許庁

One or more of the passivation layers 18, 20 can be removed using interfaces between the layers as the etch stop so that a distance between a gate terminal 38 and the semiconductor device layer 14 can be tightly controlled, where the distance can be made very small to improve device performance and reduce the gate current leakage.例文帳に追加

層の間の境界面をエッチストップとして使用することにより１つ又はより多くの不動態化層１８、２０を除去し、ゲート端子３８と半導体デバイス層１４間の距離を正確に制御することができるようにし、この距離はデバイスの性能を向上させ且つゲート電流の漏れを減少させるよう極めて短くすることができる。 - 特許庁

A semiconductor device 1 is equipped with a semiconductor substrate 11 which has an integrated circuit on the side of a principal surface 11a, wiring 23 and an electrode 25 which are formed on an insulator film 14 covering a passivation film 13, a light-shielding sealing layer 26 covering other than the electrode 25, and a heat spreader 30 which is disposed on a rear surface 11b of the semiconductor substrate 11.例文帳に追加

半導体装置１が、集積回路を主面１１ａ側に有した半導体基板１１と、パッシベーション膜１３上の被覆した絶縁膜１４上に形成された配線２３、及び電極２５と、電極２５以外を覆う遮光性の封止層２６と、半導体基板１１の裏面１１ｂに設けられたヒートスプレッダ３０と、を備える。 - 特許庁

To provide a light emitting element having a base material and a protection member excellent in translucency, heat resistance, a passivation property (gas barrier property, oligomer delivery preventiveness, outgas reduction), water (moisture) absorption-proofness, chemical deterioration stability, dimensional state stability, surface anti-reflectiveness, an electric insulating property, ultraviolet deterioration resistance, and weatherability, and excellent in productivity to allow film formation under normal pressure or the like.例文帳に追加

透光性、耐熱性、パッシベーション性（ガスバリア性、オリゴマー吐出防止性、アウトガス低減）、耐吸水（湿）性、化学劣化安定性、寸法形態安定性、表面反射防止性、電気絶縁性、耐紫外光劣化性、ひいては耐候性に優れ、常圧下での成膜が可能であるなど生産性に優れた基材、保護部材を有する発光素子を提供する。 - 特許庁

To provide a method for electrolytically treating the inner surfaces of a long-size pipe and containers precisely removing: rust on the inner surface of a long-size pipe having a curved pipe part or a branched pipe and the inner surfaces of the containers; and heat burning produced by welding or the like and, at the same time, modifying a thermally affected part or the like, or efficiently treating a passivation film.例文帳に追加

曲管部や分岐管を有する長尺パイプ内面や容器内面の錆や溶接などにより生じた熱焼け取りを精度よく行うことができると共に熱影響を受けた箇所などを改質ないしは不動態化皮膜を効率的に処理できる長尺パイプや容器内面の電解処理方法を提供する。 - 特許庁

In a low-voltage region before multiplication develops, since a hot carrier flows inside the first embedded layer 110a formed in the vicinity of the first mesa 109, a flat part of multiplication factor (M)=1 appears in the photocurrent-voltage characteristic, and a leakage bus of current becomes less apt to be formed at an interface between a passivation membrane 113 and the second embedded layer 110b.例文帳に追加

これにより、増倍開始前の低電圧領域において、第１メサ１０９の近傍に形成された第１埋込み層１１０ａ内をホットキャリアが流れるので、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるようになり、かつ保護膜１１３と第２埋込み層１１０ｂとの界面に電流のリークバスが形成され難くなる。 - 特許庁