「Passivation」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

Lower layer portions 72, 71 among SD wiring lines 71, 72, 73, 74 consisting of multilayers formed on the interlayer insulating film 6 are determined as the lower electrodes of the organic EL layers 9 and a passivation film 8 covering the TFT and SD wiring line is provided with a role of a bank to separate pixels.例文帳に追加

ＴＦＴを覆って層間絶縁膜６を形成し、層間絶縁膜６上に形成された多層膜からなるＳＤ配線７１、７２、７３、７４のうちの下層部分７２、７１を有機ＥＬ層９の下部電極とし、前記ＴＦＴと前記ＳＤ配線を覆うパッシベーション膜８に画素を分離するバンクの役割を持たせる。 - 特許庁

The silicon nitride film as the first layer is made to contain the Si-H group more to make it harder to desorb H_2 from the silicon nitride film and the CAP effect that the film density of the silicon nitride film as the second layer is increased to prevent H_2 from being discharged to the outside is increased to enhance H_2 passivation of the antireflection film of the silicon nitride films.例文帳に追加

第１の層の窒化シリコン膜のＳｉ−Ｈ基の含有の程度を高めることによってＨ_２が窒化シリコン膜から脱離し難くし、また、第２の層の窒化シリコン膜の膜密度を高くすることによってＨ_２の外部への放出を防ぐＣＡＰ効果を高めることによって、窒化シリコン膜の反射防止膜のＨ_２パッシベーションを高める。 - 特許庁

The semiconductor device includes a semiconductor substrate 10 having a plurality of electrode pads 40, and a passivation film 50 having an aperture 52 to expose a central region of each electrode pad 40; and a bump 60 electrically connected to each electrode pad 40 and mounted to overlap the aperture 52 and its end part.例文帳に追加

半導体装置は、複数の電極パッド４０と、それぞれの電極パッド４０の中央領域を露出させる開口５２を有するパッシベーション膜５０とを有する半導体基板１０と、それぞれの電極パッド４０と電気的に接続されてなり、開口５０及びその端部とオーバーラップするように設けられたバンプ６０とを含む。 - 特許庁

Even when a foreign matter is produced after separation, it is prevented by the eaves of the passivation film 7 and does not cause a short circuit between the pixel electrodes 6.例文帳に追加

ＩＴＯ層をその上のシリコン酸化膜と共に一度のドライエッチングで分離し、更に、ＩＴＯ層をパッシベーション膜７に対してオーバーエッチングするので、パッシベーション膜７の下の画素電極６は確実に隣接する画素電極６から分離され、分離後に異物が発生した場合でもパッシベーション膜７の庇に阻まれて画素電極６間の短絡が発生しない。 - 特許庁

In the process for fabricating a semiconductor device where the shape of skin surface is detected by detecting the capacitance of the skin surface and a conductive film through a silicon nitride and polyimide film of passivation film, a polyimide film having a thickness of 400-700 nm is formed on the uppermost layer of the semiconductor device at a temperature of 350-380°C.例文帳に追加

パシベーション膜である窒化シリコン及びポリイミド膜を介して皮膚表面と導電膜との容量を検出し、皮膚表面の形状を検出する半導体装置の製造方法において、その半導体装置の最上層に膜厚が４００ｎｍ以上７００ｎｍ以下のポリイミド膜を硬化温度を３５０℃以上３８０℃以下で形成する。 - 特許庁

A grid 17 is interposed between a plasma and a substrate 15 when a passivation layer is formed on the substrate 15 by exposing the substrate 15 in a vacuum to a flow of particles which were generated by plasmaenhanced chemical vapor deposition, thereby reducing the flow of charged particles towards the substrate 15 while conserving the flow of neutral particles.例文帳に追加

プラズマ強化化学的気相成長のプラズマによって発生した粒子の流れに真空状態で基板１５を曝露させることによって、基板１５上に不活性化層を形成する際にプラズマと基板１５との間に格子１７が挿入され、これによって中性粒子の流れを保持しながら基板１５に向かう帯電した粒子の流れを低減する。 - 特許庁

This semiconductor device is provided with a semiconductor substrate 10 having a plurality of electrode pads 40, and a passivation film 50 having an opening 52 for exposing the central region of each of those electrode pads 40; and a pump 60 electrically connected to each of the electrodes 40, and formed so as to be overlapped with the opening 50 and its end.例文帳に追加

半導体装置は、複数の電極パッド４０と、それぞれの電極パッド４０の中央領域を露出させる開口５２を有するパッシベーション膜５０とを有する半導体基板１０と、それぞれの電極パッド４０と電気的に接続されてなり、開口５０及びその端部とオーバーラップするように設けられたバンプ６０とを含む。 - 特許庁

The semiconductor device includes a semiconductor chip 10 having an integrated circuit 12 incorporated thereinto; a wiring 20 electrically connected to the integrated circuit 12 and having a pad 22 on one part thereof; the passivation film 30 having an opening 32 and formed on the wiring 20, so that the pad 22 can be arranged from its internal surface to the inside with an interval; and a bump 40.例文帳に追加

半導体装置は、集積回路１２が作り込まれた半導体チップ１０と、集積回路１２に電気的に接続されておりパッド２２を一部に有する配線２０と、開口３２を有しておりその内面から内側に間隔をあけてパッド２２が配置されるように配線２０上に形成されてなるパッシベーション膜３０と、バンプ４０と、を含む。 - 特許庁

The transparent conductive film TCF is electrically connected to the wiring inspection terminal GL-P through the dent DNT and extended to the upper layer of the gate insulating film GI and the passivation film PAS on the side opposite to the scanning line GL of the wiring inspection terminal GL-P and disconnection inspection is performed using the extended part as a contact part of the inspection probe PB.例文帳に追加

透明導電膜ＴＣＦは凹部ＤＮＴで配線検査用端子ＧＬ−Ｐと電気的に接続し、配線検査用端子ＧＬ−Ｐの前記走査配線ＧＬとは反対側で前記ゲート絶縁膜ＧＩと保護膜ＰＡＳの上層にまで延在して形成され、延在した部分を検査プローブＰＢの接触部として断線検査を行う。 - 特許庁

This polyimide film 4 is formed over the entire surface of a substrate including a metal layer (pad electrode) 1 made of an aluminum film, which is exposed from a passivation film 3 and has a cap metal 2, made of a titanium nitride film, stacked on the top surface, and a resist film formed on the polyimide film 4 is used as a mask to remove the polyimide film 3 on the pad electrode 1.例文帳に追加

パッシベーション膜３から露出し、その上面にチタンナイトライド膜から成るキャップメタル２が積層されたアルミニウム膜から成る金属層（パッド電極）１を含む基板全面にポリイミド膜４を形成し、前記ポリイミド膜４上に形成したレジスト膜をマスクにして前記パッド電極１上のポリイミド膜３を除去する。 - 特許庁

The semiconductor device includes: a source electrode 105, a drain electrode, and a gate electrode 107 formed on a barrier layer 104 in contact with the barrier layer 104; and a passivation film 108 formed on the barrier layer 104 so as to cover at least a part of the top surface of the respective electrodes to protect the barrier layer 104 and formed of a plurality of films.例文帳に追加

半導体装置は、障壁層１０４の上に該障壁層１０４と接して形成されたソース電極１０５、ドレイン電極及びゲート電極１０７と、障壁層１０４の上に各電極の上面の少なくとも一部を覆うように形成され、障壁層１０４を保護する、複数の膜からなるパッシべーション膜１０８とを有している。 - 特許庁

A TFT substrate 218 in an active matrix liquid crystal display device is provided with a concave portion 213, formed by etching the TFT substrate 218 in a portion corresponding to an auxiliary column, a recessed portion formed by etching a passivation film, in a portion corresponding to an auxiliary column, and a pedestal formed by leaving an overcoat film with an appropriate thickness, in a portion corresponding to the main column.例文帳に追加

アクティブマトリクス型液晶表示装置において、ＴＦＴ基板２１８に、補助柱に対応する部分のＴＦＴ基板２１８をエッチングして形成した凹部２１３や、補助柱に対応する部分のパッシベーション膜をエッチングして形成した凹部、主柱に対応する部分のオーバーコート膜を適切な厚みで残した台座などを設ける。 - 特許庁

The method for manufacturing a semiconductor device comprises a process for forming the passivation film 3 having the aperture K1 on the bonding pad 2, a process for washing the surface of the bonding pad 2 by using an alkali group chemicals, and a process for bonding wires on the bonding pad 2 washed by the alkali group chemicals.例文帳に追加

そこで、本発明の半導体装置の製造方法は、ボンディングパッド２上に開口部Ｋ１を有するパッシベーション膜３を形成する工程と、前記ボンディングパッド２の表面をアルカリ系の薬品を用いて洗浄処理する工程と、アルカリ系の薬品で洗浄処理されたボンディングパッド２上にワイヤーボンディングする工程とを有することを特徴とするものである。 - 特許庁

A re-wiring 8 through which a signal of ≥800MHz is transmitted is formed by a process where a metal sputter layer or a metal vapor-deposition layer 23 is formed on a passivation film 5 on a completed wafer 21 prepared through a predetermined process and a process where a metal plating layer 29 is laminated on the metal sputter layer or the metal vapor-deposition layer 23.例文帳に追加

８００ＭＨｚ以上の信号を伝送する再配線８の形成を、所定のプロセスを経て作製された完成ウエハ２１のパッシベーション膜５上に金属スパッタ層又は金属蒸着層２３を形成する工程と、当該金属スパッタ層又は金属蒸着層２３上に金属めっき層２９を積層する工程とを含んで行う。 - 特許庁

This invention relates to the method of manufacturing the vertical CMOS sensor, where the quality and reliability of the vertical CMOS image sensor are ensured by selectively applying a high-temperature double-annealing process and other additional passivation nitride films so that circular defects causing cracks in dielectric substance are reduced and dark leakage characteristics are improved.例文帳に追加

暗漏れ特性（ｄａｒｋ ｌｅａｋａｇｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）の他、誘電物質にひびが入るサーキュラ欠陥（ｃｉｒｃｕｌａｒ ｄｅｆｅｃｔ）も改善するために、高温ダブルアニール（ｄｏｕｂｌｅ−ａｎｎｅａｌ）工程と追加的な他の保護窒化膜（ｐａｓｓｉｖａｔｉｏｎ ｎｉｔｒｉｄｅ）を選択的に適用し、垂直型ＣＭＯＳイメージセンサーの品質と信頼性を保障する。 - 特許庁

The semiconductor device 100 is configured so that the electrical characteristics are measured by using a pad part 140g for a gate, a pad part 140s for a source and a pad part 140d for a drain before forming a passivation film 115 covering the pad part 140g for the gate, the pad part 140s for the source and the pad part 140d for the drain in the manufacture process.例文帳に追加

半導体装置１００は、その製造過程において、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを覆うパッシベーション膜１１５を形成する前に、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを用いて電気的特性の測定がなされるように構成されたことを特徴とする。 - 特許庁

The manufacturing method of the semiconductor device comprises processes of: (a) forming a resin layer 20 above a semiconductor substrate 10 having an electrode pad 16 and a passivation film 18; (b) forming a resin projection 40 by curing the resin layer 20; (c) forming the conductive layer 50 which is electrically connected to the electrode pad 16 and passes over the resin projection 40.例文帳に追加

半導体装置の製造方法は、（ａ）電極パッド１６及びパッシベーション膜１８を有する半導体基板１０の上方に樹脂層２０を形成する工程と、（ｂ）樹脂層２０をキュアすることにより樹脂突起４０を形成する工程と、（ｃ）電極パッド１６と電気的に接続し、かつ樹脂突起４０の上方を通る導電層５０を形成する工程と、を含む。 - 特許庁

The lithium ion battery 12 is maintained in a storage temperature range for suppressing passivation film formation occurring by reaction between an electrode and an electrolyte, and the battery charges with a current equivalent to a self discharge amount of the battery so that a charge state of the battery during storage is maintained in a state of charge that suppresses permanent loss of a battery capacity.例文帳に追加

リチウムイオン電池１２を、電極体と電解液との反応により形成される不動態被膜形成を抑制する保管用温度域に保持し、さらに保管時の電池の充電状態を、電池容量の永久損失が抑制される充電状態に保持されるように、電池の自己放電量に相当する電流で充電を行うことを特徴とする保管方法。 - 特許庁

In an SBD element including an active region of an SBD formed on a principal surface of a semiconductor substrate and a PSG film coating region formed from an end thereof to an outer peripheral part thereof, a boundary part between an organic final passivation film complementarily formed on an aluminum-based metal film constituting an anode electrode and a UBM layer is formed in the PSG film coating region.例文帳に追加

本願発明は、半導体基板の主面に設けられたＳＢＤの活性領域および、その端部から外側の周辺部に設けられたＰＳＧ膜被覆領域を有するＳＢＤ素子において、アノード電極を構成するアルミニウム系メタル膜上に相補的に設けられた有機系ファイナル・パッシベーション膜とＵＢＭ層の境界部分をＰＳＧ膜被覆領域に設けたものである。 - 特許庁

This invention relates to an electroluminescence electrooptical device having a structure in which a light emitting layer is sandwiched between a cathode and an anode, wherein the light emitting layer is provided on the cathode, the anode is provided on the light emitting layer, and a passivation film is provided on the anode, the light emitting layer nearby an interface between the light emitting layer and anode containing a halogen element.例文帳に追加

陰極及び陽極で発光層を挟んだ構造を有するエレクトロルミネッセンス電気光学装置であって、陰極上に前記発光層が設けられ、発光層の上に前記陽極が設けられ、陽極の上にはパッシベーション膜が設けられ、発光層と陽極との界面近傍の発光層にはハロゲン元素が含まれている電気光学装置を提供する。 - 特許庁

A method of manufacturing the solar cell element 10 has a substrate preparation step for preparing a semiconductor substrate 1 having a p-type semiconductor layer, a surface treatment step for exposing the surface of the p-type semiconductor layer to plasma which is formed by using gas containing nitrogen atoms, and a layer formation step for forming a passivation layer 7 on the p-type semiconductor layer exposed to the plasma.例文帳に追加

また、ｐ型半導体層を有する半導体基体１を準備する基体準備工程と、前記ｐ型半導体層の表面を、窒素原子を含むガスを用いて形成されるプラズマに曝す表面処理工程と、前記プラズマに曝した前記ｐ型半導体層の上にパッシベーション層７を形成する層形成工程とを有する太陽電池素子１０の製造方法。 - 特許庁

The nanowire solar cell 1 includes: a semiconductor substrate 2; a plurality of nanowire semiconductors 4 and 5 forming p-n junctions; a transparent insulating material 6 with which the gap between the semiconductors 4 and 5 is filled; an electrode 7 covering the end of the semiconductors 4 and 5; and a passivation layer 10 provided between the semiconductor 5 and the transparent insulating material 6, and between the semiconductor 5 and the electrode 7.例文帳に追加

ナノワイヤ太陽電池１は、半導体基板２と、ｐｎ接合を構成する複数のナノワイヤ状の半導体４，５と、半導体４，５の間隙に充填された透明絶縁性材料６と、半導体４，５の端部を被覆する電極７と、半導体５と透明絶縁性材料６及び電極７との間に設けられたパッシベーション層１０とを備える。 - 特許庁

A thin layer of the first electrolyte humidifies or covers at least a part of the surfaces of active material particles, protects the covered surface from a passivation or deterioration reaction induced by the second electrolyte, maintains the quality of an ion exchange or electron exchange between the active material of the electrode and other components of the complex, and the first electrolyte is impermeable to the components of the second electrolyte.例文帳に追加

第１電解質の薄層は、活物質粒子の表面の少なくとも一部を湿潤および被覆し、第２電解質によって誘発される不動態化または劣化反応から被覆表面を保護し、電極の活物質と複合体のその他の成分との間でイオン交換および電子交換の質を維持し、第１電解質は、第２電解質の成分に対して不透過性である。 - 特許庁

An organic semiconductor element is provided, which is characterized by the fact that it is equipped with a substrate, an organic semiconductor layer formed of photosensitive organic semiconductor material and provided on the substrate, and an organic semiconductor transistor equipped with a passivation layer formed on the organic semiconductor layer and provided with resin material and light shielding material.例文帳に追加

本発明は、基板と、上記基板上に形成され、感光性有機半導体材料からなる有機半導体層および上記有機半導体層上に形成され、樹脂材料と、遮光性材料とを有するパッシベーション層を備える有機半導体トランジスタと、を有することを特徴とする、有機半導体素子を提供することにより上記課題を解決するものである。 - 特許庁

The method of manufacturing a bidirectional photo thyristor having a semiinsulating oxygen-doped polycrystalline silicon film as a high voltage withstanding passivation film of a planar type light receiving device comprises a step of measuring the refractive index of the semiinsulating oxygen-doped polycrystalline silicon film, and a step of estimating the oxygen concentration of the semiinsulating oxygen-doped polycrystalline silicon film, based on the measured refractive index.例文帳に追加

本発明の製造方法は、プレーナ型受光素子の高耐圧用パシベーション膜として半絶縁性酸素ドープ多結晶シリコン膜を有する双方向フォトサイリスタの製造方法であって、半絶縁性酸素ドープ多結晶シリコン膜の屈折率を測定する工程と、測定した屈折率に基き半絶縁性酸素ドープ多結晶シリコン膜の酸素濃度を推定する工程とを備える。 - 特許庁

To prevent zero-cross operation failures by a parasitic capacitance of a semi-insulating film to operate stably an AC voltage in a photo-thyristor element incorporated with a MOSFET for obtaining a zero-cross function, comprising a photodiode or a phototransistor for photodriving a gate of the MOSFET, and having a high breakdown voltage passivation film provided with an oxygen dope semi-insulating film on an insulation film.例文帳に追加

ゼロクロス機能を得るためのＭＯＳＦＥＴを内蔵し、ＭＯＳＦＥＴのゲートを光駆動するためのフォトダイオードまたはフォトトランジスタを備え、絶縁膜上に酸素ドープ半絶縁膜を設けた高耐圧パッシベーション膜を有するフォトサイリスタ素子において、半絶縁膜の寄生容量によるゼロクロス動作不良を防いでＡＣ電圧に対して安定して動作させる。 - 特許庁

This solar cell has a P-N junction on the light receiving face side of a semiconductor substrate 10 and a passivation film 18 on the rear surface thereof wherein a P type impurity diffusion layer 11 and a P electrode 12 connected therewith, and an N type impurity diffusion layer 13 and an N electrode 14 connected therewith are provided on the surface of the light receiving face.例文帳に追加

半導体基板１０の受光面側にＰＮ接合を有し、裏面上にパッシベーション膜１８を有する太陽電池であって、受光面の表面にＰ型不純物拡散層１１とＰ型不純物拡散層１１に接続されたＰ電極１２、Ｎ型不純物拡散層１３とＮ型不純物拡散層１３に接続されたＮ電極１４とを有している太陽電池。 - 特許庁

To provide a desulfurizing method, in which an un-reacted calcium- containing mineral is reduced by improving the sulfur compound absorbing performance of the calcium-containing mineral to suppress the passivation of the calcium-containing mineral at most at the time of performing the desulfurization reaction with the calcium-containing mineral in a gasifying furnace or a combustion furnace using a fluidizing bed and a desulfurization apparatus therefor.例文帳に追加

流動層を用いたガス化炉もしくは燃焼炉を用い、カルシウム含有鉱物を用いて脱硫反応を行わせるに際し、カルシウム含有鉱物の硫黄化合物吸収能を向上させることで、カルシウム含有鉱物の不動態化を極力抑制し、未反応カルシウム含有鉱物を減らすことのできる脱硫方法及び脱硫装置を提供する。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for preparing a semiconductor substrate 10 on which an integrated circuit 12 is formed while internally having an electrode 14 connected electrically, a member 16 formed integrally on the surface where the electrode 14 is formed in a region on the outside of the electrode 14 to surround all electrodes 14, and a passivation film 18 covering the surrounding member 16.例文帳に追加

半導体装置の製造方法は、内部に電気的に接続された電極１４と、電極１４が形成された面の電極１４よりも外側の領域にすべての電極１４を囲むように一体的に形成された囲繞部材１６と、囲繞部材１６を覆うパッシベーション膜１８とを有する、集積回路１２が形成された半導体基板１０を用意することを含む。 - 特許庁

The components are: (1) an amino acid derivative represented by general formula (I); (2) at least one of organic acids selected from among glycine, α-alanine, β-alanine, aspartic acid, lysine, anthranilic acid, glutamic acid, asparagine, glutamine, serine and valine; (3) an oxidizer; (4) a passivation film forming agent; and (5) grain particles.例文帳に追加

（１）下記一般式（Ｉ）で表されるアミノ酸誘導体（２）グリシン、α−アラニン、β−アラニン、アスパラギン酸、リシン、アントラニル酸、グルタミン酸、アスパラギン、グルタミン、セリンおよびバリンからなる群より選択される少なくとも一種の有機酸（３）酸化剤（４）不動態膜形成剤（５）砥粒〔一般式（Ｉ）中、Ｒ^１は、炭素数１〜４のアルキル基を表し、Ｒ^２は、炭素数１〜４のアルキレン基を表す。 - 特許庁

When performing dicing process for a lamination 15 after the completion of wafer process, as a pretreatment, a first grinding process is performed in advance for removing not only an electrode pad 16b, but also a silicon oxide film 14b and passivation film 18b, which are formed on a silicon substrate 12 of the dicing area 20, being a component part of TEG, and cannot make a laser beam penetrate.例文帳に追加

ウェハプロセス終了後の積層体１５に対してダイシング工程を行うに当たり、その前処理として、ダイシング領域２０のシリコン基板１２上に形成されている、ＴＥＧの構成部分である、レーザ光を透過させ難い電極パッド１６ｂをはじめシリコン酸化膜１４ｂやパッシベーション膜１８ｂを除去するための第１の研削工程を行っておく。 - 特許庁

When a plurality of the second semiconductor chips 2a, 2b are bonded on the surface of the first semiconductor chip 1 via bump electrodes 11, 21, wirings 9 directly connecting electrode terminals 22a, 22b of the two second semiconductor chips in a plurality of the second semiconductor chip are formed on a top surface of a passivation film 17 of the first semiconductor chip 1.例文帳に追加

第１半導体チップ１の表面側に複数個の第２の半導体チップ２ａ、２ｂがバンプ電極１１、２１を介して接合される場合に、複数個の第２半導体チップのうち、２個の第２半導体チップ２ａ、２ｂの電極端子２２ａ、２２ｂ同士を直接接続する配線９が、第１半導体チップ１のパシベーション膜１７の最表面に形成されている。 - 特許庁

When performing dicing of the laminate 15 after the completion of the wafer process, the laminate is first ground in advance to remove the electrode pad 16b formed on a silicon substrate 12 of a dicing region 20, and which is the constitution part of TEG and difficult to transmit the laser beam including the silicon oxidation film 14b and the passivation film 18b.例文帳に追加

ウェハプロセス終了後の積層体１５に対してダイシング工程を行うに当たり、その前処理として、ダイシング領域２０のシリコン基板１２上に形成されている、ＴＥＧの構成部分である、レーザ光を透過させ難い電極パッド１６ｂをはじめシリコン酸化膜１４ｂやパッシベーション膜１８ｂを除去するための第１の研削工程を行っておく。 - 特許庁

Furthermore, cracking of the passivation film 108 is minimized at the corner of the electrode wiring by directing the lead-out wiring in the electrode wiring reversely to the direction of a closest corner or/and edge on the periphery of a semiconductor chip in order to minimize the effect of a shear stress acting from the periphery toward the center of the semiconductor chip.例文帳に追加

また、半導体チップの周辺から中央に向かって働く剪断応力の影響を最小限にするために電極配線の引出線の方向を半導体チップ周辺の最も近接するコーナ又は／及びエッジの方向と反対方向に電極配線内の引出配線を設置することで電極配線のコーナなどでのパッシベーション膜のクラック発生を最小限にする。 - 特許庁

In a pad 37b covered with passivation films 40 and 41 other than opening surface, the pad has a triangular trapezoidal first metal film 37x provided on a semiconductor device; and a second metal film 37y arranged on the first metal film 37x, and formed so as to contact with a side surface of an opening 41a at a part of the opening surface of the pad 37b.例文帳に追加

開口面以外がパシベーション膜４０、４１で覆われたパッド３７ｂにおいて、半導体装置に設けられた三角形状又は台形状の第１の金属膜３７ｘと、第１の金属膜３７ｘ上であって、パッド３７ｂの開口面の一部分に開口４１ａの側面と接するように形成された第２の金属膜３７ｙとを備えたパッドとする。 - 特許庁

In a state prior to dicing, a passivation film 114 deposited on a scribe region 103 provided around the semiconductor device region 102 on a semiconductor substrate 101 is removed from the scribe region 103 other than a TEG body to cover only the TEG body other than an electrode pad of a TEG element 117 provided in the scribe region 103.例文帳に追加

ダイシング前の状態において、半導体基板上１０１の半導体デバイス領域１０２の周囲に設けられたスクライブ領域１０３上に堆積させたパッシベ−ション膜１１４を、スクライブ領域１０３に設けられたＴＥＧ素子１１７の電極パッド以外のＴＥＧ本体部のみを被覆するように、ＴＥＧ本体部以外のスクライブ領域１０３から除去する。 - 特許庁

A field-effect transistor 10 includes a source 18s and a drain 18d formed in a surface region of a semiconductor active layer 13 comprising a group III nitride semiconductor, a gate electrode 15 formed on the semiconductor active layer 13 through a gate oxide film 14, and a passivation film 20 formed on the semiconductor active layer 13 between the gate electrode 15 and the drain 18d.例文帳に追加

電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１３の表面領域に形成されたソース１８ｓ及びドレイン１８ｄと、半導体活性層１３上にゲート酸化膜１４を介して形成されたゲート電極１５と、ゲート電極１５とドレイン１８ｄの間の半導体活性層１３上に形成されたパッシべーション膜２０とを備える。 - 特許庁

To provide a light-emitting semiconductor chip 1 which comprises an array 3 of semiconductor layers containing an activity layer 2 which forms electromagnetic radiation, and a passivation layer 12, disposed in the exit side of the array of the layers and which enables radiation emission to be adjusted and set to a target range during the manufacturing period to be more simple and lower cost than in the conventional technology.例文帳に追加

電磁放射を生成する活性層２を含んでいる半導体層列３と、この層列の出射側に配置されているパシベーション層１２とを備えている発光半導体チップ１において、発光が製造期間中従来技術の場合よりも一層簡単かつコスト面で有利に目標領域に調整設定可能である半導体ストラクチャを提供する。 - 特許庁

In a method for fabricating the semiconductor integrated circuit having a base film, a thin film transistor and a passivation film, variation in kinds, thickness, and sizes of other substrates is made possible by releasing the semiconductor integrated circuit fabricated on a substrate from the substrate and fixing only the semiconductor integrated circuit to the other substrate.例文帳に追加

下地膜と、薄膜トランジスタ及びパッシバーション膜を有する半導体集積回路の作製方法であって、基板上に作製された半導体集積回路を基板から剥離して、半導体集積回路のみを他の基板に固定する半導体集積回路の作製方法を提供することによって、前記他の基板の種類や厚さ、大きさに関して、さまざまなバリエーションが可能でになる。 - 特許庁

The metal separator used in the fuel cell using a solid polymer electrolyte is constructed of aluminum or aluminum alloy having a prescribed thickness or more for a part of a face opposed to the electrolyte, and the aluminum or aluminum alloy is exposed, and the separator has a film growth suppression layer to suppress growth of a passivation film in an electric contact region of the separator.例文帳に追加

固体高分子電解質を用いた燃料電池に用いられる本発明の金属セパレータは、前記電解質に対面する面の一部が所定の厚さ以上の厚さを有するアルミニウムあるいはアルミニウム合金で構成され、かつ前記アルミニウムあるいはアルミニウム合金が露出しており、かつ前記セパレータの電気的接点領域に不動態皮膜の成長を抑える皮膜成長抑制層を有する。 - 特許庁

In the method of manufacturing a metal member, a metal material containing aluminum as a main component is anodized in an anodization solution having a pH of 4 to 10 and containing a nonaqueous solvent having a dielectric constant smaller than that of water and capable of dissolving water, thereby forming a nonporous amorphous aluminum oxide passivation film on a surface of the metal member.例文帳に追加

アルミニウムを主成分とする金属材料を誘電率が水よりも小さくかつ水を溶解する非水溶媒を含むｐＨ４〜１０の化成液中で陽極酸化して金属材料の表面に無孔性非晶質膜アルミニウム酸化物不動態膜を形成する金属部材の製造方法であって、化成液の粘度を制御する工程を有することを特徴とする金属部材の製造方法。 - 特許庁

The semiconductor device comprises a support substrate (1), an embedded insulating layer (2) provided on the substrate, semiconductor elements (3, 5 and 6) provided on the insulating layer, a trench (T) provided in the insulating layer so as to surround the elements, and a passivation film (8) made of an amorphous insulator provided to embed the trench and to cover the elements.例文帳に追加

支持基板（１）と、前記支持基板の上に設けられた埋め込み絶縁層（２）と、前記埋め込み絶縁層の上に設けられた半導体素子（３、５、６）と、前記半導体素子を取り囲むように前記埋め込み絶縁層に設けられたトレンチ（Ｔ）と、前記トレンチを埋め込み且つ前記半導体素子の上を覆うように設けられた非晶質の絶縁体からなるパッシベーション膜（８）と、を備えた半導体装置を提供する。 - 特許庁

The ZnO thin film transistor includes: a semiconductor channel made of ZnO; a gate by a conductive ZnO that forms an electric field in the semiconductor channel; a gate insulating layer by an insulating ZnO interposed between the gate and the semiconductor channel; and a passivation layer by an insulating ZnO provided on a lamination structure by elements so as to protect the elements.例文帳に追加

ＺｎＯで形成された半導体チャンネルと、半導体チャンネルに電界を形成するものであって、導電性ＺｎＯによるゲートと、ゲートと半導体チャンネルとの間に介在するものであって、絶縁性ＺｎＯによるゲート絶縁層と、要素を保護するように要素による積層構造上に設けられるものであって、絶縁性ＺｎＯによるパッシベーション層とを備えるＺｎＯ薄膜トランジスタである。 - 特許庁

The semiconductor package 100 may include: a core part having a semiconductor chip 120 mounted within a receiving space therein; an insulation part 114 formed on one surface of the core part; and a via part 116 formed by filling a same hole-processed surface of a passivation layer 140 for protecting an electrode pattern part 130 on the semiconductor chip 120 and the insulation part 114, for electrically connecting with the semiconductor chip 120.例文帳に追加

半導体パッケージ１００は、内側の収容空間に半導体チップ１２０が装着されるコア部と、前記コア部の一面に形成される絶縁部１１４と、前記半導体チップ１２０の電極パターン部１３０を保護するためのパッシベーション層１４０と前記絶縁部１１４の同一のホール加工面に充填されて形成され、前記半導体チップ１２０と電気的に連結するためのビア部１１６と、を含むことができる。 - 特許庁

Thermal conductivity of about 0.4-2.5 W/mK is imparted to the composite material by substantially uniformly dispersing a plurality of passivated aluminum nitride particles 120 in a polyimide resin 110 having thermal conductivity, wherein each of the plurality of passivated aluminum nitride particles can include a passivation layer disposed over an aluminum nitride particle core to inhibit oxidation and thermal degradation of a surface of the aluminum nitride particle core.例文帳に追加

熱伝導性を有するポリイミド樹脂１１０中に複数の不動態化された窒化アルミニウム粒子１２０を実質的に均一に分散させることにより、該複合材料に約０．４Ｗ／ｍＫ〜約２．５Ｗ／ｍＫの熱伝導率を付与するとともに、該複数の不動態化された窒化アルミニウム粒子の各々は窒化アルミニウム粒子コア上に配設した不動態化層を含んで窒化アルミニウム粒子コアの表面の酸化および熱劣化を阻止する。 - 特許庁