「FIELD-EFFECT」に関連した英語例文の一覧と使い方(91ページ目) - Weblio英語例文検索

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer, when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer; and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

With respect to the constitution of the semiconductor device in a semiconductor substrate wherein a source, a drain and a gate are so provided as to constitute the field effect transistor, a metal wiring connected with either one of the source, and the drain is so disposed in the form of a plane as to provide a heat radiating surface.例文帳に追加

半導体基板に、ソースと、ドレインと、ゲートとを設けて構成した電界効果トランジスタの半導体基板には、ソースまたはドレインのいずれか一方に接続した金属配線を平面状に配置して放熱面を設けるとともにビアホールを設け、金属配線と接続されていないドレインまたはソースと、半導体基板の他面に設けた電極とをビアホールを経て接続する構成とする。 - 特許庁

A first protection insulating film 106 is deposited on first and second field-effect transistors formed on a semiconductor substrate 100, and a capacity lower electrode 109, a capacity insulating film 110A comprising of an insulated metal oxide film and a capacity element mode of a capacity upper electrode 111 are formed on the first protection insulating film 106.例文帳に追加

半導体基板１００上に形成された第１及び第２の電界効果型トランジスタの上には第１の保護絶縁膜１０６が堆積されており、該第１の保護絶縁膜１０６の上には、容量下部電極１０９、絶縁性金属酸化膜からなる容量絶縁膜１１０Ａ及び容量上部電極１１１からなる容量素子が形成されている。 - 特許庁

In this MOS field effect transistor 1, having a plurality of unit cells and a current detection function, the MOS transistor cells include at least one main unit cell 10 with its source electrically connected to a main source electrode 110 and at least one detecting unit cell 20 with its source electrically connected to a detecting source electrode 210.例文帳に追加

単位セルを複数有してなる電流検出機能付ＭＯＳ型電界効果トランジスタ１において，ＭＯＳ型トランジスタセルとしては，そのソースが主ソース電極１１０と電気的に接続してある少なくとも１個の主単位セル１０と，そのソースが検出用ソース電極２１０と電気的に接続してある少なくとも１個の検出用単位セル２０とがある。 - 特許庁

To prevent a highly conductive region (conductive layer) from forming in a buffer layer with conductive impurities mixing into an epitaxial layer when preparing an electronic device such as a field-effect transistor containing a high electric mobility transistor or a hetero junction bipolar transistor on a semiconductor epitaxial wafer, and as a result to provide the semiconductor epitaxial wafer realizing high characteristics.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

The spectroscope includes an electro-optic crystal having an electro-optic effect; a beam deflector having an electrode pair for applying an electric field in the electro-optic crystal; spectroscopic means for spectrally diffracting emission light from the beam deflector; wavelength selection means for selecting light of an optional wavelength from the emission light spectrally diffracted by the spectroscopic means.例文帳に追加

本発明に係る分光器は、電気光学効果を有する電気光学結晶、および該電気光学結晶の内部に電界を印加するための電極対を含むビーム偏向器と、前記ビーム偏向器からの出射光を分光する分光手段と、該分光手段で分光された出射光の中から、任意の波長の光を選択する波長選択手段とを備える。 - 特許庁

To realize a real democracy and a public-driven policymaking and to improve the voting rate as a synergistic effect by providing an interaction field for a policy to improve public concerns to an election, clarifying the focus of the election by qualifying the degree of public concerns, and navigating a candidate responding to the public concerns.例文帳に追加

政策に対する交流の場を提供し、選挙に対して住民の関心の向上を図り、かつ度合いを数値化することで選挙の焦点を明確にし、かつその住民の関心に応えてくれる候補者をナビゲートすることで真の民主主義・住民主導の政策立案を実現することが可能であり、かつ相乗効果として投票率の向上を図る。 - 特許庁

In this electron emitting element having a field effect transistor(FET) formed on the surface of a semiconductor layer and a conical emitter having a sharpened tip, an emitter forming area 11 is formed into a circular shape or a polygon, and a FET gate electrode 4 and a FET source electrode 9 in the form of a circular ring or a polygonal ring are disposed in the peripheral area of the emitter forming area.例文帳に追加

半導体層の表面に形成された電解効果型トランジスタ（ＦＥＴ）と、先端が先鋭化されたコーン型エミッタを有する電子放出素子において、エミッタ形成領域１１を円形または多角形状とし、エミッタ形成領域の周辺に円形環または多角形環型のＦＥＴゲート電極４とＦＥＴソース電極９を配置する。 - 特許庁

In the method for fabricating an insulated gate field effect transistor where a channel region, a source region 6, a body contact region 7, an offset region and a drain region 9 are formed on a semiconductor substrate, dosage at the time of ion implantation for forming the body contact region 7 is set less than the dosage at the time of ion implantation for forming the source region 6 and the drain region 9.例文帳に追加

半導体基板にチャネル領域、ソース領域６、ボディコンタクト領域７、オフセット領域およびドレイン領域９を形成する絶縁ゲート型電界効果トランジスタの製造方法において、ボディコンタクト領域７形成のためのイオン注入時のドーズ量を、ソース領域６およびドレイン領域９形成のためのイオン注入時のドーズ量より少なくする。 - 特許庁

The semiconductor device includes an MIS field-effect transistor including a silicon substrate, a gate insulating film provided on this silicon substrate via a silicon-containing insulating film and having a high-permittivity metal oxide film, and a silicon-containing gate electrode formed on this gate insulating film, and further including a nitrogen-containing part on at least a side face side of the high-permittivity metal oxide film.例文帳に追加

シリコン基板と、このシリコン基板上にシリコン含有絶縁膜を介して設けられた高誘電率金属酸化膜を有するゲート絶縁膜と、このゲート絶縁膜上に形成されたシリコン含有ゲート電極とを有し、少なくとも前記高誘電率金属酸化膜の側面側に窒素含有部を有するＭＩＳ型電界効果トランジスタを備えた半導体装置。 - 特許庁

The spin MOS field effect transistor includes, at least one of a source and a drain, a structure including a full Heusler alloy layer 13 formed on a semiconductor substrate 10, a ferromagnetic layer 14 formed on the full Heusler alloy layer 13 and having a face-centered cubic lattice structure, a nonmagnetic layer 15 formed on the ferromagnetic layer 14, and a ferromagnetic layer 16 formed on the nonmagnetic layer 15.例文帳に追加

半導体基板１０上に形成されたフルホイスラー合金層１３と、フルホイスラー合金層１３上に形成された、面心立方格子構造を有する強磁性体層１４と、強磁性体層１４上に形成された非磁性層１５と、非磁性層１５上に形成された強磁性体層１６とを含む構造をソース及びドレインのうち少なくとも一つに備える。 - 特許庁

To provide a brushhead adapted for cleaning teeth as part of a power toothbrush and including a brushhead member which includes a bristle field, as for the brushhead in operation moves in a reciprocating action, wherein as much fluid as possible from the action of bristles is directed toward the teeth and gums of a user providing cleaning and a sensory effect for the user.例文帳に追加

本発明は、電動歯ブラシの一部として歯を清掃するのに適しており、ブリッスル領域を含むブラシヘッド部材を具備するブラシヘッドであり、動作中に往復運動で動くブラシヘッドに関するものであり、ブリッスルの動作からできるだけ多量の流体をユーザの歯及び歯ぐきに向かって方向づけるようにして、ユーザのために清掃及び感覚的効果をもたらすことを目的とする。 - 特許庁

Semiconductor devices include an insulated trench electrode 11 in a trench 20, for example, trench-gate field effect power transistors and trenched Schottky diodes, a cavity 23 is provided between the bottom 25 of the trench electrode 11 and the bottom 27 of the trench 20 to reduce the dielectric coupling between the trench electrode 11 and the body portion 14 at the bottom 27 of the trench 20.例文帳に追加

トレンチ型電界効果パワートランジスタ及びトレンチ型ショットキダイオードのような、トレンチ２０において絶縁トレンチ電極１１を含む半導体デバイスにおいて、トレンチ２０の底部２７において本体部分１４とトレンチ電極１１との間の誘電結合部を低減させるために、トレンチ２０の底部２７とトレンチ電極１１の底部２５との間にキャビティ２３がもたらされる。 - 特許庁

In the field effect transistor having at least a gate insulation film, a gate electrode, a source electrode, a drain electrode, and a semiconductor layer, the source electrode and/or drain electrode are disposed at a recess of the gate insulation film, and the height of the source electrode and/or drain electrode to the surface of the gate insulation film is not lower than 10 nm.例文帳に追加

少なくともゲート絶縁膜、ゲート電極、ソース電極、ドレイン電極及び半導体層を有する電界効果トランジスタにおいて、ソース電極及び／又はドレイン電極がゲート絶縁膜の凹部に配置された構造を有し、ゲート絶縁膜表面に対するソース電極及び／又はドレイン電極の高さが１０ｎｍ以上であることを特徴とする電界効果トランジスタ。 - 特許庁

A technique of processing a high-quality organic field effect device comprises steps of: depositing from a solution an organic semiconductor layer 3; and depositing from a solution a layer 2 of low permittivity insulating material forming at least a part of a gate insulator, such that the low permittivity insulating material is in contact with the organic semiconductor layer 3, in which the low permittivity insulating material is of relative permittivity from 1.1 to below 3.0.例文帳に追加

溶液から有機半導体層３を堆積させる工程、および、溶液から低誘電率絶縁材料の層２を堆積させて、その低誘電率絶縁材料が上記有機半導体層３と接触するようにゲート絶縁体の少なくとも一部を形成する工程を含み、上記低誘電率絶縁材料は比誘電率が１．１から３．０未満とする。 - 特許庁

The field-effect transistor includes: a semiconductor layer 5; a source electrode 1 that is in ohmic contact with the semiconductor layer 5; a drain electrode 2 that is in ohmic contact with the semiconductor layer 5; a gate electrode 3 that is in Schottky contact with the semiconductor layer 5; and a Schottky electrode 4 that is provided in a gap formed in a portion of the source electrode 1 and is in Schottky contact with the semiconductor layer 5.例文帳に追加

本発明にかかる電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極３と、ソース電極１の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。 - 特許庁

The element for optical modulation has a metal thin film or metal microstructure exciting a surface plasmon, a dielectric thin film which selects an optical frequency coupled to the surface plasmon, and a micropulse light source having a frequency spread in a region where near field light leaks, and is characterized in using buffer effect of the surface plasmon on the interface between metal and a dielectric.例文帳に追加

本光変調素子は、表面プラズモンを励起する金属薄膜または金属微細構造体と、表面プラズモンと結合する光周波数を選択する誘電体薄膜と、周波数広がりをもった微小パルス光源を近接場光のしみ出す領域に有し、金属と誘電体の界面における表面プラズモンの緩衝効果を利用することを特徴としている。 - 特許庁

To provide a semiconductor element and its manufacturing method in which opposed electrodes can be easily located to be connected with a reduced contact resistance, and a channel length can be shortened compared to a gap length between the electrodes, and to provide a field-effect transistor including the semiconductor element, its manufacturing method and a semiconductor device including the semiconductor element.例文帳に追加

接触抵抗を小さく抑えた状態で対向電極間をつなぐように配置することが容易で、しかも、電極間ギャップ長に比べてチャネル長を短縮することのできる半導体素子及びその製造方法、その半導体素子を配置した電界効果トランジスタ及びその製造方法、並びにその半導体素子を配置した半導体装置を提供すること。 - 特許庁

Each of the field-effect transistors has a gate trench formed in a second region of the semiconductor substrate 10, gate insulating films formed on the bottom face and side faces of the gate trench, a gate electrode that touches the insulating-film liner 18a and the gate insulating film formed in the gate trench, and source and drain regions formed in the semiconductor substrate 10 and adjacent to the gate electrode.例文帳に追加

電界効果トランジスタは、半導体基板１０の第２部位内に形成されたゲートトレンチと、ゲートトレンチの底面上及び側面上に形成されたゲート絶縁膜と、ゲートトレンチ内に形成され絶縁膜ライナー１８ａ及びゲート絶縁膜と接触するゲート電極と、半導体基板１０内に形成されゲート電極と隣接するソース／ドレイン領域とを有する。 - 特許庁

The field effect transistor is constituted, by at least forming a channel layer, a gate insulating layer, a source electrode, a drain electrode and a gate electrode on a substrate; the channel layer comprises an amorphous oxide material including at least In and B; and the element ratio B/(In+B) of the amorphous oxide material is 0.05 or higher and 0.29 or lower.例文帳に追加

基板上にチャンネル層、ゲート絶縁層、ソース電極、ドレイン電極、ゲート電極が少なくとも形成されてなる電界効果型トランジスタであって、該チャンネル層は、少なくともＩｎとＢとを含むアモルファス酸化物材料より構成されており、該アモルファス酸化物材料の元素比率Ｂ／（Ｉｎ＋Ｂ）は０．０５以上０．２９以下であることを特徴とする電界効果型トランジスタ。 - 特許庁

A process of manufacturing the semiconductor device 10t includes an oxygen plasma irradiation process of subjecting a silicon film 1s to become an active layer of a field-effect transistor 30n to oxygen plasma irradiation OP after crystallizing the silicon film 1s, and a surface oxide removal process of removing surface oxide 1r formed on the silicon film 1s in the oxygen plasma irradiation process.例文帳に追加

半導体装置１０ｔの製造工程では、電界効果型トランジスタ３０ｎの能動層となるシリコン膜１ｓを結晶化させた後、シリコン膜１ｓに酸素プラズマ照射ＯＰを行う酸素プラズマ照射工程と、酸素プラズマ照射工程によりシリコン膜１ｓに形成された表面酸化物１ｒを除去する表面酸化物除去工程とを行う。 - 特許庁

The field effect transistor is characterized by a gate oxide formed on a substrate, at least one germanium nano-rod embedded in the gate oxide with its both ends exposed, a source electrode and a drain electrode connected to both ends of the germanium nano-rod, respectively, and a gate electrode formed on the gate oxide between the source electrode and the drain electrode.例文帳に追加

基板上に形成されたゲート酸化物と、ゲート酸化物に埋め込まれ、その両端が露出された少なくとも１つのゲルマニウム・ナノロッドと、ゲルマニウム・ナノロッドの両端とそれぞれ連結されたソース電極及びドレイン電極と、ゲート酸化物上でソース電極及びドレイン電極間に形成されたゲート電極とを具備することを特徴とする電界効果トランジスタである。 - 特許庁

This measuring method of a target material includes processes for: (a) forming a complex comprising a polypeptide including a VH domain of an antibody for recognizing specifically the target material, a polypeptide including a VL domain of the antibody for recognizing specifically the target material, and the target material; and (b) measuring the complex formed in the process (a) by a field effect transistor sensor.例文帳に追加

目的物質の測定方法において、（ａ）目的物質を特異的に認識する抗体のＶＨ領域を含むポリペプチド、目的物質を特異的に認識する抗体のＶＬ領域を含むポリペプチド、及び目的物質からなる複合体を形成させる工程：及び（ｂ）工程（ａ）で形成された複合体を電解効果トランジスタセンサにより測定する工程：を含む上記の測定方法。 - 特許庁

To provide a method for manufacturing a MOS-type field effect transistor for greatly improving the mobility of the electrons and positive holes of an nMOS and a pMOS and increasing speed and reducing power consumption by giving a larger tensile strain than that of a conventional structure laterally to a strain Si channel without increasing the Ge composition of a relaxation SiGe layer.例文帳に追加

緩和ＳｉＧｅ層のＧｅ組成を増大させることなく、歪みＳｉチャネルに、横方向に、従来構造よりも大きな引張り歪みを与えることにより、ｎＭＯＳ、ｐＭＯＳの電子、正孔の移動度を大きく向上させることができ、高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。 - 特許庁

A length when a width of the gate electrode of the field effect transistor 10 is projected on a linear line connecting respective center points of the first semiconductor magnetic resistance element 11 and the second semiconductor magnetic resistance element 12 is constituted to be a substantially even multiple of a linear distance between respective center points of the first semiconductor magnetic resistance element 11 and the second semiconductor magnetic resistance element 12.例文帳に追加

電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍であるように構成されている。 - 特許庁

The floating gate type electric field effect transistor Tr has a source 13 and a drain 14 formed in a P type well provided in the N type well of a P type semiconductor board 10, a floating gate 16 formed through a tunnel oxidation film 15 between the sources 13 and the drains 14, and a control gate 18 formed through an interlayer insulation film 17 on the floating gate 16.例文帳に追加

浮遊ゲート型電界効果トランジスタＴｒは、Ｐ型半導体基板１０のＮ型ウエル内に設けられたＰ型ウエル内に形成されたソース１３，ドレイン１４と、ソース１３，ドレイン１４間上にトンネル酸化膜１５を介して形成された浮遊ゲート１６と、浮遊ゲート１６上に層間絶縁膜１７を介して形成された制御ゲート１８とを有する。 - 特許庁

This field effect transistor is provided with a substrate 6, an insulating layer 5 formed on the substrate 6, a lattice relaxation SiGe layer 4 formed like an island on the insulating layer 5, a distortion Si layer 3 formed on the lattice relaxation SiGe layer 4, a gate insulating layer 2 formed on the distortion Si layer 3, and a gate electrode 1 formed on the gate insulating layer 2.例文帳に追加

基板６と、基板６上に形成された絶縁層５と、絶縁層５上に、島状に形成された格子緩和ＳｉＧｅ層４と、格子緩和ＳｉＧｅ層４上に形成された歪Ｓｉ層３と、歪Ｓｉ層３上に形成されたゲート絶縁層２と、ゲート絶縁層２上に形成されたゲート電極１とを具備する電界効果トランジスタである。 - 特許庁

A step for forming a first insulating film on the semiconductor substrate in the nonvolatile memory transistor region, a step for forming a second insulating film on the first insulating film, a step for forming a third insulating film on the second insulating film, and a step for forming a fourth insulating film on the substrate in the MOS field effect transistor region, are processed simultaneously.例文帳に追加

不揮発性メモリトランジスタ領域の半導体基板上に第１の絶縁膜を形成する工程と第１の絶縁膜上に第２の絶縁膜を形成する工程と第２の絶縁膜上に第３の絶縁膜を形成する工程とＭＯＳ電界効果トランジスタ領域の半導体基板上に第４の絶縁膜を形成する工程とを同時に行う。 - 特許庁

The working example 6 in the cited document shows attapulgite clay (acidic components), which has the same effect as citric acids and is insoluble in a solvent. In short, it is reasonably understood that this example merely shows using insoluble phenol resins since insoluble substances are usually applied as a conventional acid component in this field. 例文帳に追加

引用例の実施例6においては、クエン酸の同効物としてアタプルギツトクレイ(酸性成分)が示されており、これは溶媒に不溶であり、しかも当該技術分野では従来酸性成分として溶媒に不溶なものが普通に使用されていることからみて、ここにはかえって、溶媒に不溶なフェノール樹脂を使用することが示されているにとどまるとみるのが相当である。 - 特許庁

The heterojunction field effect transistor comprises a nitride semiconductor layer including a barrier layer 4 and a cap layer 5 formed thereon, a gate electrode 10 provided on the nitride semiconductor layer so that the lower part is buried therein, and a drain electrode 8 and a source electrode 9 provided, respectively, on both sides of the gate electrode 10 with a space between one other.例文帳に追加

本発明のヘテロ接合電界効果型トランジスタは、バリア層４及びバリア層４上に形成されたキャップ層５を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして窒化物半導体層上に設けられたゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたドレイン電極８及びソース電極９とを備える。 - 特許庁

To provide a semiconductor epitaxial wafer for realizing improved characteristics by preventing a highly conductive part (conductive layer) from being formed in a buffer layer due to the mixture of conductive impurities in the epitaxial layer, when manufacturing an electronic device, such as a field effect transistor and a hetero junction bipolar transistor including a high electron mobility transistor, on the semiconductor epitaxial wafer.例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

A dielectric breakdown protective element constituted of an insulation gate type field effect transistor is replaced with an equivalent circuit using a bipolar transistor, and a current flowing from the drain of the dielectric breakdown protective element to a substrate is expressed by a first current source by an impact ionization current and a second current source by the current based on an electron / hole pair thermally generated in a depletion layer.例文帳に追加

絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換え、静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第１電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第２電流源とによって表す。 - 特許庁

To provide a method for effectively obtaining polyphenols as a physiologically active substance found only in minute amounts in a plant body, that is, a method for obtaining a plant of increased polyphenol content by raising the plant under specific conditions, and to obtain the polyphenols as the physiologically active substance having hepatopathy prophylactic and/or mitigating effect so as to use the substance in the pharmaceutical or functional food field.例文帳に追加

植物体中に微量にしか含まれない、生理活性物質であるポリフェノールを効果的に取得する方法、すなわち植物を特定条件下で生育させて、増加したポリフェノール含量を有する植物を得る方法、及び肝障害予防及び／又は軽減作用を有するポリフェノール生理活性物質を取得し、その医薬或いは機能性食品分野への利用を図ること。 - 特許庁

The semiconductor device includes a p-type field effect transistor that includes a gate dielectric layer 108 formed on a semiconductor substrate, an oxygen-containing alloy layer 110 formed on the gate dielectric layer 108, a Re layer 112 formed on the oxygen-containing alloy layer 110, and a Re oxide layer 502 located between the gate dielectric layer 108 and the oxygen-containing alloy layer 110.例文帳に追加

半導体基板上に形成されたゲート誘電体層１０８と、ゲート誘電体層１０８上に形成された酸素を含む合金層１１０と、酸素を含む合金層１１０上に形成されたRe層１１２と、ゲート誘電体層１０８と酸素を含む合金層１１０との間に位置するRe酸化物層５０２を含むp 型電界効果トランジスタを具備する。 - 特許庁

In the touch panel disposed in the front of a field effect type liquid crystal cell and having a transparent conductive film between an input operation face and the liquid crystal cell, a polarizing plate 9 having the absorption axis in the direction relating to the liquid crystal cell, a 1/2 wavelength plate 8 and a 1/4 wavelength plate 7 are successively disposed from the input operation face to the transparent conductive film.例文帳に追加

電界効果型液晶セルの前面に配置されて、入力操作面と液晶セルとの間に透明導電膜を有するタッチパネルにおいて、入力操作面側より上記透明導電膜に向かって順に前記液晶セルと関連する方向に吸収軸を有する偏光板９、１／２波長板８及び１／４波長板７が配置されていることを特徴とする。 - 特許庁

In the field effect transistor of a top gate type or a bottom gate type which has a gate electrode, a gate insulating layer, a source electrode, a drain electrode and an organic semiconductor layer on the surface of a substrate, an interface between the gate insulating layer and the organic semiconductor layer exists at a gate electrode side from an interface at the gate insulating layer, the source electrode, and the drain electrode.例文帳に追加

基板の表面にゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、有機半導体層を有するトップゲート型あるいはボトムゲート型の電界効果トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層の界面が、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面よりもゲート電極側にあることを特徴とする。 - 特許庁

This field effect semiconductor device is manufactured by a process, where an amorphous silicon film 12 is formed on a substrate 11 with an insulating surface, a crystallization process where the amorphous silicon film 12 is crystallized into a crystalline silicon film, and an oxidation process where the surface of the crystalline silicon film is oxidized in a water vapor containing atmosphere to form a gate insulating film.例文帳に追加

絶縁表面を有する基板上に非晶質珪素膜を形成する工程と、前記非晶質珪素膜を結晶化し、結晶性を有する珪素膜を形成する結晶化工程と、水蒸気を含む雰囲気中で、前記結晶性を有する珪素膜の表面を酸化させ、ゲイト絶縁膜を形成する酸化工程と、を有する絶縁ゲイト型電界効果半導体装置。 - 特許庁

The field effect transistor comprises a source region and a drain region, a channel layer extending between the source region and the drain region comprising an organic semiconductor material, an electric insulating layer comprising an organic/inorganic mixed material arranged adjacently to the channel layer, and a gate region adjacent to the opposite side of the channel layer of the electric insulating layer.例文帳に追加

本発明はソース領域およびドレーン領域と、有機半導体材料からなる前記ソース領域と前記ドレーン領域の間を延びるチャネル層と、前記チャネル層に隣接するように配備された有機／無機混成材料からなる電気絶縁層と、ゲート領域が前記電気絶縁体層の前記チャネル層と反対側に隣接するように配備された電界効果トランジスタである。 - 特許庁

A semiconductor element which has a structure having an undoped AlN layer and an n-type AlN layer laminated in order on a semiconductor or an insulator substrate is a Schottky diode having a Schottky electrode and an ohmic electrode formed on an n-type AlN layer or a field-effect transistor having a source electrode, a gate electrode, and a drain electrode formed on an n-type AlN layer.例文帳に追加

半導体または絶縁体基板上に、アンドープＡｌＮ層、ｎ型ＡｌＮ層の順で積層された構造を有する半導体素子であって、その半導体素子が、ｎ型ＡｌＮ層上にショットキー電極およびオーミック電極を形成したショットキーダイオード、またはｎ型ＡｌＮ層上にソース電極、ゲート電極、ドレイン電極を形成した電界効果トランジスターである。 - 特許庁

In the semiconductor device including complementary field effect transistors, a p-type impurity diffusion region 5a to become an emitter electrode of a parasitically formed bipolar transistor and an n-type impurity diffusion region 3 electrically connected to a power supply line 14 are connected by connection wiring 40 formed of a high-melting point metal silicide having n-type impurities.例文帳に追加

相補型電界効果型トランジスタを含む半導体装置において、寄生的に形成されるバイポーラトランジスタのエミッタ電極となるｐ型不純物拡散領域５ａと、電源供給線１４と電気的に接続されているｎ型不純物拡散領域３とを、ｎ型不純物を有する高融点金属シリサイドからなる接続配線４０により接続する。 - 特許庁

The ion sensor is comprises an ion responsive field effect transistor (ISFET) 10, having a gate electrode for taking out the back gate photocurrent Ibp generated in between a back gate B and a source S and between the back gate B and the drain D, and photocurrents Isp and Idp generated in the source S or the drain D are corrected by using the back gate photocurrent Ibp.例文帳に追加

バックゲートＢとソースＳとの間、およびバックゲートＢとドレインＤとの間に発生するバックゲート光電流Ｉｂｐを取り出すためのゲート電極Ｇを持つイオン感応性電界効果トタンジスタ（ＩＳＦＥＴ）１０よりなるイオンセンサであって、バックゲート光電流Ｉｂｐを用いて、ソースＳやドレインＤにおいて発生する光電流Ｉｓｐ，Ｉｄｐを補正することを特徴とする。 - 特許庁

A DC current (DCT current) which generates a magnetic field in the direction opposite to the predetermined magnetizing direction of the pin layer adjacent to an antiferromagnetic layer, is supplied to the spin valve magnetoresistance effect element 23 (SV element) while supplying a nearly rectangular alternating current (ACT current) to a recording element 22 of the magnetic head 21 equipped with the recording element 22 and the SV element 23.例文帳に追加

記録素子２２とスピンバルブ磁気抵抗効果素子２３（ＳＶ素子）とを備える磁気ヘッド２１の記録素子２２に略矩形状の交番する電流（ＡＣＴ電流）を供給しつつ、ＳＶ素子２３に反強磁性層に隣接するピン層の所定の磁化方向に対して逆方向の磁界を発生させる直流電流（ＤＣＴ電流）を供給する。 - 特許庁

To provide a filtration type dust collecting device using static electricity capable of collecting dust with a low filtration pressure loss and at a high filtration velocity by an effect of pressuring into a filtration filter with an ion wind generated by forming an electric field of the same or higher level than a corona starting level in a clean space side after the filtration with the filtration filter and by supplying a stable electric charge from the clean space side.例文帳に追加

本発明は静電気を利用した濾過式集塵装置において濾過フィルターによる濾過後の清浄空間側にコロナ始発レベル以上の電界を形成し生成イオン風による濾過フィルターへの押しこみ効果及び清浄空間側からの安定した電荷供給により低濾過圧損、高い濾過速度による集塵を可能とした装置に関するものである。 - 特許庁

To provide a field-effect transistor applying a semiconductor film comprising an oxide preventing a variation in TFT (thin-film transistor) characteristic and having a small variation in characteristic during irradiation of stray light to a channel when the TFT transistor characteristic (Id-Vg characteristic) of the thin-film transistor using an amorphous oxide fluctuates due to the incident near-ultraviolet light to the channel, and to provide its manufacturing method.例文帳に追加

アモルファス酸化物を用いた薄膜トランジスタが、近紫外光がチャンネルに入射することで、ＴＦＴのトランジスタ特性（Ｉｄ−Ｖｇ特性）が変動する場合に、ＴＦＴ特性のばらつきを防止する、迷光の照射に伴う特性変動が小さい、酸化物からなる半導体膜をチャンネルに適用した電界効果型トランジスタ及びその製造方法を提供する。 - 特許庁

To enable for a control device to be adopted in a vehicle gauge which instructs in accordance with a pulse signal to normally maintain an waveform of the pulse signal without influenced by a temporary cutoff of a power voltage when the pulse signal is at a high level even if a field-effect transistor with high input impedance is effectively utilized and a condenser with small capacitance is used.例文帳に追加

パルス信号に応じて指示する車両用計器に採用する制御装置において、入力インピーダンスの高い電界効果型トランジスタを有効に活用して、小さな静電容量のコンデンサを用いても、パルス信号のハイレベル中に電源電圧の一時的遮断が生じたときこれに影響されることなくパルス信号の波形を正常に維持するようにすることを目的とする。 - 特許庁