「wiring region」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

Also, the second insulating layer 8 has a second opening 8a for exposing the upper surface of the wiring 6 on the wiring 6, and a third metal layer 7 is formed in a region exposed from the second opening 8a in the wiring 6.例文帳に追加

また、第２の絶縁層８は配線６上に配線６上面を露出させる第２開口部８ａを有し、配線６のうち、第２開口部８ａから露出した領域上には第３の金属層７が形成されている。 - 特許庁

To provide a resin film for printed wiring boards capable of imparting good dielectric characteristics in a high frequency region to the printed wiring board, while sufficiently securing the compatibility of a resin component, and to provide a method for manufacturing the resin film for printed wiring boards.例文帳に追加

樹脂成分の相容性を十分に確保しつつ、高周波領域における良好な誘電特性を印刷配線板に付与することが可能な印刷配線板用樹脂フィルム及びその製造方法を提供すること。 - 特許庁

For example, the whole additional circuit 148 is disposed outside the deposition area of the auxiliary wiring 515, and at least the portion above the channel region of the thin-film transistor is covered by a lateral extension wiring 515b1 extending from the auxiliary wiring 515.例文帳に追加

たとえば、付加回路１４８の全体を補助配線５１５の成膜領域外に配置しつつ、薄膜トランジスタの少なくともチャネル領域の上層側を補助配線５１５から延在した横延長配線５１５ｂ１で覆う。 - 特許庁

In a region, excluding the tip of a designed wiring pattern 21 in an etching resist pattern 30, width (w) of a wiring part 31 is set larger than that w0 of the designed wiring pattern 21, taking the influence of an undercut into consideration.例文帳に追加

エッチングレジストパターン３０において、設計上の配線パターン２１の先端部を除く領域では、アンダーカットの影響を考慮して配線部３１の幅ｗを設計上の配線パターン２１の幅ｗ０よりも大きく形成する。 - 特許庁

A weight (4) whose thickness is increased to that of a printed wiring board (1) is integrally molded using a resin (5) with a section other than a winding type air core coil arrangement region and the commutator member formation region of a commutator base material composed of the printed wiring board.例文帳に追加

印刷配線基板（１）で構成されるコミュテータ基材の巻線型空心コイル配置領域と整流子片形成領域以外の部分に、印刷配線基板の厚み分まで厚みを増したウエイト（４）を樹脂（５）で一体成型する。 - 特許庁

In a principal surface of a wiring board 100 in which LED chips D1 to D16 are mounted, a region, except a region required for circuit connection of wiring pattern 102 for supplying power to the LED chips D1 to D16, is covered with a rutile reflection layer 300.例文帳に追加

配線基板１００のＬＥＤチップＤ１〜Ｄ１６を実装された主面において、ＬＥＤチップＤ１〜Ｄ１６に給電する配線パターン１０２の回路接続に必要な領域以外の領域をルチル反射層３００にて被覆する。 - 特許庁

For the semiconductor device, all the terminals of the bare chips are connected through a specified wiring layer inside a wiring board to the pad for the inspection disposed in a dummy region, and the dummy region is cut after the inspection is completed.例文帳に追加

本発明に係る半導体装置は、ベアチップの全ての端子が配線基板内の特定の配線層を介して、ダミー領域に配置された検査用パッドにそれぞれ接続され、検査完了後は、そのダミー領域が切断されるものである。 - 特許庁

The gate electrode 5B, p-type diffusion region, and a first-layer wiring M1H are connected to each other at a shared contact 9A1 and the gate electrode 5E, an n-type diffusion region 7A6, and a first-layer wiring M1I are connected to one another at a shared contact 9A2.例文帳に追加

ゲート電極５ＢおよびＰ型拡散領域と１層目配線Ｍ１Ｈとはシェアードコンタクト９Ａ１で接続され、ゲート電極５ＥおよびＮ型拡散領域７Ａ６と１層目配線Ｍ１Ｉとはシェアードコンタクト９Ａ２で接続される。 - 特許庁

A semiconductor device is provided with wirings M1-M3 in parallel in Y-direction, the active region SDG is provided right under the wiring, and the wiring M2 is connected to the active region SDG through a first contact C1 and a second contact C2.例文帳に追加

半導体装置では、配線Ｍ１乃至Ｍ３がＹ方向に平行して設けられ、配線直下に活性領域ＳＤＧが設けられ、配線Ｍ２が第１のコンタクトＣ１及び第２のコンタクトＣ２を介して活性領域ＳＤＧと接続されている。 - 特許庁

The flexible wiring board 23 is also provided with a first output-side terminal region 234A provided on the board 234, a second output-side terminal region 235A provided on the branched wiring part 235, and an input-side terminal area 236A.例文帳に追加

フレキシブル配線基板２３は、さらに、基板本体２３４に設けられた第１の出力側端子領域２３４Ａと、分岐配線部２３５に設けられた第２の出力側端子領域２３５Ａと、入力側端子領域２３６Ａと、を有する。 - 特許庁

A ground pattern PG for ground (GND) wires at a common ground level is arranged between a pattern region PS wherein the wiring pattern for the CCD shift control signal is arranged and a pattern region PI wherein the wiring pattern of the video signal is arranged.例文帳に追加

ＣＣＤ移動制御信号の配線パターンが配置されるパターン領域ＰＳと映像信号の配線パターンが配置されるパターン領域ＰＩの間に共通接地電位であるグラウンド（ＧＮＤ）配線のグラウンドパターンＰＧを配置している。 - 特許庁

The part wherein the inserted component 5 is to be mounted is a wiring disabled region wherein the wiring cannot be performed, and is a no pattern part 7 without a ground (GND) pattern and a VCC (power supply voltage) pattern.例文帳に追加

挿入部品５が実装される部分は、配線ができない配線不可領域となり、グランド（ＧＮＤ）パターンおよびＶＣＣ（電源電圧）パターンがないパターン抜け部７となっている。 - 特許庁

Two or more markers 16, together with a lower layer wiring 13, an upper wiring 14 and a via 15, are formed with a predetermined topography to the via 15 in an analysis region 10.例文帳に追加

解析領域１０に、下層配線１３、上層配線１４およびビア１５と共に、そのビア１５に対する所定の位置に、所定の形状で、複数のマーカ１６を形成する。 - 特許庁

To provide a surface mounter, where speed for moving a printed-wiring board is fast and productivity is high even though a mounting region is provided at the side of a path of conveyance in the printed-wiring board.例文帳に追加

プリント配線板の搬送路の側方に実装領域を設ける構成を採りながら、プリント配線板が移動する速度が速く生産性が高い表面実装機を提供する。 - 特許庁

To provide an optical reflector having a high reflectance in the visible light region, to provide a light emission element-mounting wiring substrate using the optical reflector, and to provide a light emission device using the light emission element-mounting wiring substrate.例文帳に追加

可視光域において高い反射率を有する光反射体、およびそれを用いた発光素子搭載用配線基板、並びに発光装置を提供することである。 - 特許庁

To realize a semiconductor multichip package suitable for increasing the number of elements, quickening the operation, and reducing the size by reducing the wiring length and wiring region for connecting a semiconductor element and a substrate.例文帳に追加

半導体素子と基板との接続配線長及び配線領域を減少し素子数の増加、動作の高速化、小型化に最適な半導体マルチチップパッケージを実現する。 - 特許庁

The connection terminal 4 is arranged in a region which is ≥40% of the area of the upper surface of the wiring board 3, and arranged concentrically at a side or corners of the wiring board 3.例文帳に追加

接続端子４は、配線基板３の上面の面積の４０％以上の領域に配置されており、且つ、配線基板３の辺又は角に集約して配置されている。 - 特許庁

To provide an electronic apparatus allowing a printed wiring board to be mounted on a power module to improve workability, and minimize reduction of a mounting/wiring region.例文帳に追加

作業性の改善を図るとともに、実装・配線領域の削減を最小限に留めるようにプリント配線板をパワーモジュール上に取り付けることができる電子機器を提供する。 - 特許庁

The end 42A of the step 42 is situated on the outside of the end 110D of a wiring circuit 110B (wiring circuit exposure region 110C) of the outer peripheral part 110A of the substrate 11.例文帳に追加

この段差４２の端４２Ａは、基板１１の外周部１１０Ａの配線回路１１０Ｂ（配線回路露出領域１１０Ｃ）の端１１０Ｄよりも外側に位置している。 - 特許庁

The initial arranging/wiring part 7-1 arranges and wires a function block in the arrangement/wiring region of the semiconductor device based on circuit drawing data, function block data, and design rule data.例文帳に追加

初期配置配線部７−１は、回路図データと機能ブロックデータと設計ルールデータとに基づいて、半導体装置の配置配線領域に機能ブロックの配置及び配線を行う。 - 特許庁

An outer edge of the metal support layer 11 in a connection structure region 3 is located outside an outer edge of the insulating layer 10 and an outer edge of the wiring connection 16 in the wiring layer 12.例文帳に追加

接続構造領域３における金属支持層１１の外縁は、絶縁層１０の外縁および配線層１２の配線接続部１６の外縁より外方に位置している。 - 特許庁

A supporting projection 26 for supporting the printed wiring board 32 provided in the wiring board storage case 30 is provided in the region within the wall 25 on the upper face of the laminate storage case 15.例文帳に追加

積層体収容ケース１５の上面における壁部２５の内側の領域に、配線板収容ケース３０に設けられたプリント配線板３２を支持する支持突起２６を設ける。 - 特許庁

To provide a semiconductor device improved in the strength of an interlayer insulating film or the like near a wiring or a region provided with the wiring, and improved in durability, reliability or the like.例文帳に追加

配線や配線が設けられる領域付近の層間絶縁膜等の強度が向上されており、耐久性や信頼性などが向上された半導体装置を提供する。 - 特許庁

There is provided a low dielectric film wiring laminate structural part 3 composed of a low dielectric film 4 and a wiring 5 in a region on the surface of a silicon substrate 1 excluding a circumferential part.例文帳に追加

シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。 - 特許庁

As a result, a test signal for checking the short circuit is applied to the conducting layer 10 from the wiring layer 15 via a leading-out wiring layer 12, the impurity region 2a, etc.例文帳に追加

これにより、アルミニウム配線層１５から、引出配線層１２、不純物領域２ａなどを介してストレージノード用導電層１０にショートチェックのためのテスト信号が与えられる。 - 特許庁

This semiconductor device is provided with a wiring region 100 for valuation including second wiring 10 for electromigration test evaluation and heat radiating parts 11 arranged with a prescribed pattern.例文帳に追加

本発明の半導体装置は、所定のパターンで設けられたエレクトロマイグレーション試験評価用の第２の配線部１０と、放熱部１１とを含む評価用配線領域１００を有する。 - 特許庁

To provide a semiconductor device wherein test signals are inputted into an I/O buffer located in an internal circuit region by means of a wiring which usually does not interfere with a signal wiring.例文帳に追加

半導体装置の内部回路領域に設けたＩ／Ｏバッファに、通常信号配線に干渉しない配線によってテスト信号を入力する半導体装置を提供する。 - 特許庁

A force applied to the printed wiring board 14 is dispersed to an end portion region 2a of a tip side and the protrusion parts 3, 4 of the rear end side, in regions which are protruded from the printed wiring board 14 to both sides.例文帳に追加

プリント配線板１４に加えられた力が、そこから両側にはみ出た領域において先端側の端部領域２ａと後端側の突出部３、４とに分散される。 - 特許庁

Wiring density, a total perimeter length of wiring, and a range of density difference maximum value where a height variation when CMP (Chemical Mechanical Polishing/Chemical Mechanical Planarization) is performed to a layout pattern is an upper limit are obtained as a critical region.例文帳に追加

レイアウトパターンにＣＭＰを行なった際の高さばらつきが指定された上限となる配線密度、配線周囲長、密度差最大値の範囲をクリティカル領域として求める。 - 特許庁

To make accurately measurable the signal waveform of an arbitrary wiring electrode even in a high-density wiring electrode region in an LSI by improving the spatial resolution of electrooptical sampling.例文帳に追加

電気光学サンプリングの空間分解能を上げ、ＬＳＩにおける高密度配線電極領域においても、任意の配線電極の信号波形を高精度に測定できるようにする。 - 特許庁

In a re-arrangement process, the multilayer wiring primitive cells extracted in the multilayer wiring primitive cell extraction process are arranged in a line in a cell arranging region along the long side direction of the rectangular partitions.例文帳に追加

再配列工程は、多層配線プリミティブセル抽出工程にて抽出した多層配線プリミティブセルを矩形区画の長辺方向に沿ったセル配置領域に列状に配列する。 - 特許庁

Effective wiring electrically connected to the semiconductor is arranged together with dummy wiring and dummy plugs within the lower layer side interlayer insulating film A in the region directly under an electrode pad 70.例文帳に追加

電極パッド７０の直下域の下層側層間絶縁膜Ａ内にはダミー配線及びダミープラグとともに、半導体素子に電気的に接続された有効配線を配置する。 - 特許庁

The wiring includes first and second contact wiring made of the same substance as the source/drain regions and connected to the gate electrode 150 and the body contact region 130.例文帳に追加

前記配線は、前記ソース／ドレーン電極と同一の物質からなり、前記ゲート電極１５０とボディーコンタクト領域１３０に連結した第１及び第２コンタクト配線とを備える。 - 特許庁

The device further has first dummy wiring 41B formed on a region near the first or second wiring 41A or 42A on the semiconductor substrate 10.例文帳に追加

さらに、半導体装置は、半導体基板１０上における第１の配線４１Ａ又は第２の配線４２Ａの近傍領域に形成された第１のダミー配線４１Ｂを有している。 - 特許庁

A source electrode wiring 240 is insulated from the gate electrode wiring and is separated from the drain electrode while overlapping at the outer region of a body part 241, and tow hand parts 242, 244.例文帳に追加

ソース電極配線２４０は、ゲート電極配線と絶縁されていて、ボディ部２４１、２つのハンド部２４２、２４４の外側領域で重なりながらドレイン電極と離隔される。 - 特許庁

To improve a device speed and a device reliability by introducing an etching stopper for preventing a coarse face of a bottom of a wiring groove to a region to be a bottom part of the wiring groove.例文帳に追加

配線溝底部の面粗れを防止するエッチングストッパーを配線溝の底部となる領域に導入することで、デバイス速度の向上、デバイス信頼性の向上を可能とする。 - 特許庁

This wiring structure in the semiconductor device consists of a lower layer conductive region 18 formed on a semiconductor substrate 10, an upper layer wiring layer 32 formed on an insulation layer 22B for covering the lower layer conductor region 18, and a connection hole 28 that electrically connects the lower layer conductive layer to the upper layer wiring layer.例文帳に追加

半導体装置における配線構造は、半導体基板１０に形成された下層導体領域１８と、下層導体領域１８を被覆する絶縁層２２Ｂ上に形成された上層配線層３２と、下層導体層と上層配線層とを電気的に接続する接続孔２８とから成る。 - 特許庁

The electrode pads 11 are arranged in the scribe line 5 with a width larger than a cut-off region 13 including the cut-off region 13 of the scribe line 5, and are formed of two metal wiring layers 21-2 and 21-3 excepting for the lowest metal wiring layers 21-1 in the three-layer metal wiring structure.例文帳に追加

プロセスモニタ用電極パッド１１は、スクライブライン５の切断領域１３を含んで切断領域１３よりも広い幅をもってスクライブライン５に配置されており、かつ、３層メタル配線構造のうち最下層のメタル配線層２１−１を除く２層のメタル配線層２１−２，２１−３によって形成されている。 - 特許庁

Since the space between the wiring board and the wiring region is filled with the anisotropic conductive adhesive and the marks are formed at positions higher than the wiring region, the marks are not covered with the anisotropic conductive adhesive even if the adhesive extrudes from the predetermined position, thus ensuring the function of the marks.例文帳に追加

配線基板と配線領域の間には異方性導電性接着剤が塗布されることになるが、この目印は同配線領域よりも高い位置に形成しているので、異方性導電性接着剤が所定位置よりもはみ出たとしても目印を覆ってしまい、目印として機能しなくなることがない。 - 特許庁

This computer (1) acquires conditions (23) for permitting wiring preliminarily set for a prescribed region (31) in a hard macro (30) (S2, S3), and retrieves passing wiring (40) passing on a prescribed region (31) from wiring arranged on layout data (7) showing a semiconductor integrated circuit.例文帳に追加

コンピュータ（１）は、ハードマクロ（３０）内の所定領域（３１）に対して予め設定されている配線を許容するための条件（２３）を取得し（Ｓ２、Ｓ３）、半導体集積回路を表すレイアウトデータ（７）上に配置される配線の中から、所定領域（３１）上を通過する通過配線（４０）を検索する（Ｓ１０）。 - 特許庁

In the multipiece wiring board having a plurality of wiring board regions 11, and a dummy region 12 at the periphery thereof on a mother substrate 10, a plurality of through-holes 21 having a through conductor 20 internally are formed in the wiring board regions 11 while being arranged, and a plurality of holes 30 are formed in the dummy region 12.例文帳に追加

母基板１０に、複数個の配線基板領域１１と、その外周部にダミー領域１２を有する複数個取り配線基板であって、配線基板領域１１に配列形成された、貫通導体２０を内部に有する複数の貫通孔２１とダミー領域１２に形成された複数の孔部３０と、を備える。 - 特許庁

When an arrangement and wiring data of the semiconductor integrated circuit including circuit blocks are coated, a virtual blank region is arranged on a virtual plane of the arrangement and wiring data and then virtual circuit blocks of the circuit blocks are subjected to arrangement and wiring on the virtual plane except for the virtual blank region based on net data of the circuit blocks.例文帳に追加

回路ブロックを有する半導体集積回路の配置配線データを生成する際に、配置配線データの仮想平面上に仮想空領域を配置し、回路ブロックのネットデータに基づいて仮想空領域を除いた仮想平面上に回路ブロックの仮想回路ブロックを配置配線する。 - 特許庁

Each column of scanning wiring 211b in a plurality of pieces of the scanning wiring 211b is formed so as to supply a scanning signal to a pixel switching element 112 by selecting a pixel electrode 111b formed on a region different from the formation region of the column of the scanning wiring 211b from among a plurality of pixel electrodes 111.例文帳に追加

複数の走査配線２１１における各行の走査配線２１１ｂが、複数の画素電極１１１のうち、当該行の走査配線２１１ｂの形成領域と異なる領域に形成された画素電極１１１ｂを選択して画素スイッチング素子１１２に走査信号を供給するように形成する。 - 特許庁

An I/O cell 14 includes a pad 2, an output buffer and input buffer connected to the pad 2, a power supply wiring 3 formed by using the same wiring layer as that of the pad 2, and a clamp diode (an anode region 29 and a cathode region 31) being the protection element connected between the pad 2 and the power supply wiring 3.例文帳に追加

Ｉ／Ｏセル１４は、パッド２と、それに接続する出力バッファおよび入力バッファ、およびパッド２と同じ配線層を用いて形成された電源配線３と、パッド２と電源配線３との間に接続する保護素子であるクランプダイオード（アノード領域２９およびカソード領域３１）とを備える。 - 特許庁

A projected dike 16a is provided so as to surround at least a part of an electrode 51 provided on a final substrate 50, and the liquid material containing a conductive material is coated in a wiring region surrounded by the dike 16a, whereby an electric wiring 53 is formed in the wiring region.例文帳に追加

最終基板５０上に設けられた電極５１の少なくとも一部を囲むように凸形状の堤防部１６ａを設け、堤防部１６ａに囲まれる領域である配線領域内に導電性材料を含む液状体材料を塗布することにより、配線領域内に電気配線５３を形成する。 - 特許庁