「wiring region」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

To provide a salt damage preventing equipment for an insulator for wiring, capable of adapting to changes in wind directions and standing the use, even in the case of an axis direction of the insulator slanted from the vertical direction, without bringing forth salt damage, even in an ultra-heavy salt damage region which a prior-art salt-proof type insulator cannot cope with.例文帳に追加

従来の耐塩型碍子では対応することのできない超重塩害地域でも塩害を発生させることなく、風向きの変化にも対応することができ、碍子の軸方向が鉛直方向から斜めとなる場合でも用いることができる配線用碍子の塩害防止装置を提供する。 - 特許庁

In a wiring board (10), a plurality of conductor shield patterns (14a, 14b) which continuously surround the periphery of at least one region (13a) on the surface of which a component is mounted in the shape of a frame are formed adjacently and a built-in inductor (16) composed of a conductor pattern is formed in a clearance between the conductor shield patterns.例文帳に追加

配線基板（１０）は、表面上に部品を搭載する少なくとも１つの領域（１３ａ）について、該領域の周囲を枠状に連続して囲む導体シールドパターン（１４ａ、１４ｂ）を複数本互いに隣接して形成し、該導体シールドパターン間の隙間に導体パターンからなる内蔵インダクタ（１６）を形成する。 - 特許庁

Furthermore, the method for manufacturing a multilayer printed wiring board includes: a step of placing an upper substrate sheet 61' on the conductive bumps 71 and pressing the sheet to allow the conductive bumps 71 to penetrate the lower surface of the sheet; and a step of masking predetermined regions of the substrate sheets 61, 61' and removing a region other than the predetermined regions to form a circuit.例文帳に追加

多層プリント配線板製造方法は、さらに、導電性バンプ７１上に上方基板シート６１’を載置して押圧し、その下面に導電性バンプ７１を貫入させる工程と、基板シート６１，６１’のうち、所定の領域をマスクし、この所定の領域以外を除去して回路を形成する工程と、を備えている。 - 特許庁

Two of power supply wirings 11A, 12A for an input/output circuit of the internal circuit 10 for supplying power to the input/output circuit, power supply terminals 19A, 20A connected to the power supply wiring, and two power supply terminals 13A, 14A for the internal circuit 10 are disposed in a chip peripheral region 3.例文帳に追加

チップ周辺領域３には、前記内部回路１０の入出力回路に電源を供給する入出力回路用の２本の電源配線１１Ａ、１２Ａと、これ等の電源配線に接続される電源端子１９Ａ、２０Ａと、前記内部回路１０用の２個の電源端子１３Ａ、１４Ａが配置される。 - 特許庁

In the printed wiring board in which a resin film and a conductor pattern 22 are alternatively laminated, a hole 25 is formed in the resin film at a position on an outer periphery of a through hole forming region, a conductive member 51 is provided in the hole 25 so that the member 51 is formed as a part of the inner wall of a through hole 41.例文帳に追加

樹脂フィルムと導体パターン２２とを交互に積層したプリント配線板において、スルーホール形成領域の外周上の位置に、樹脂フィルムに孔２５を形成し、その孔２５内に導電部材５１を設けることにより、当該導電部材５１をスルーホール４１の内壁の一部とした。 - 特許庁

After resin 22 which contains a filler of 30-50 wt.% and has a flux activation function is supplied to a region expected to mount a semiconductor chip 2 of a wiring board 3 having a plurality of substrate side terminals 12a; the semiconductor chip 2 having a plurality of solder bumps 2a is placed on the board 3, and then thermal treatment takes place.例文帳に追加

複数の基板側端子１２ａを有する配線基板３の半導体チップ２搭載予定領域に、フィラーを３０〜５０重量％含有しフラックス活性機能を有する樹脂２２を供給してから、複数の半田バンプ２ａを有する半導体チップ２を配線基板３上に配置した後、熱処理を行う。 - 特許庁

A pad 81 for a p electrode of the LED chip and a pad 85 for an n electrode which are disposed so as to oppose each other on a printed wiring board are formed by etching so that a gap (a gap between edges 811 and 851) at one end in an insulating region 89 therebetween is D1 and a gap at the other end is D2 (>D1).例文帳に追加

プリント配線板上に対向配置された、ＬＥＤチップのｐ電極用のパッド８１と、ｎ電極用のパッド８５を、その間の絶縁領域８９における一方端の間隔（エッジ８１１と８５１の間隔）がＤ１、他方端の間隔がＤ２（＞Ｄ１）になるように、エッチングにより形成する。 - 特許庁

To provide an oxygen content sensor input device for determining the disconnection of an oxygen content sensor and its relevant wiring with a simple constitution while increasing the detection resolution and supplying, with the simple constitution, additional current required by the oxygen content sensor in which the band of the detection operation region is widened.例文帳に追加

検出分解能を高めながら、その検出動作領域の広帯域化が可能な酸素濃度センサが要求する付加的な電流を、簡便な構成で供給しながら、酸素濃度センサやその関連の配線の断線の判別が簡便な構成で実現できる酸素濃度センサ入力装置を提供する。 - 特許庁

Five sickrooms 1a controlled by one nurse center 1b of a ward 1 are set to a thermomonitor region 5 and readers 12 are attached to the respective beds 2 arranged to each of the sickrooms 1a and a monitor 13 is arranged to the nurse center 1b and the readers 12 are connected to the monitor 13 by wiring.例文帳に追加

病棟１における１つのナースセンタ１ｂが管理する５つの病室１ａを体温監視領域５として各病室１ａに配置された各ベッド２に読み取り装置１２を取り付けると共にナースセンタ１ｂに監視装置１３を設置し、各読み取り器１２と監視装置１３とを有線接続する。 - 特許庁

After a multilayer wiring which enables a semiconductor chip to be mounted on a base metallic substrate 100 is constructed in a plurality of regions, a part of the metallic substrate 100 is selectively etched by using a resist, and a stiffener 160 is formed to enclose an electrode pad 25 in each semiconductor chip mounting region.例文帳に追加

ベースとなる金属基板１００の上に半導体チップを搭載可能な多層配線を複数領域に構築した後、金属基板１００の一部をレジストを用いて選択的にエッチングし、各半導体チップ搭載領域において電極パッド２５を取り囲むようにスティフナー１６０を形成する。 - 特許庁

The piezoelectric device 1 comprises a package 3 for containing a piezoelectric element 2, a TAB tape 5 contained in the package 3 and formed with a wiring pattern 8 on the lower surface 6A of an insulating tape 6, and an electrode 10 provided in a partial region of the upper surface 3Aa facing the lower surface 6A of the package 3.例文帳に追加

圧電デバイス１は、圧電素子２を収容するパッケージ３と、そのパッケージ３に収容され、絶縁テープ６の下面６Ａに配線パターン８が設けられたＴＡＢテープ５と、パッケージ３のうち、下面６Ａに対向する上面３Ａａの一部の領域に設けられた電極部１０とを備えている。 - 特許庁

To provide a method for producing a thermosetting composition producible of a printed wiring board having low dielectric constant and low dielectric loss tangent in a high frequency region of ≥10 GHz, low moisture absorption, low dielectric drift properties and good peeling strength of metal foil; and a thermosetting composite sheet and a metal-clad laminate using the composition.例文帳に追加

１０ＧＨｚ以上の高周波帯域で低誘電率・低誘電正接性、低吸湿性、低誘電ドリフト性及び金属箔の剥離強さが良好なプリント配線板を製造できる熱硬化性組成物の製造方法、この組成物を用いた熱硬化性複合シート及び金属張積層板を提供する。 - 特許庁

By means of a tape material as a source material whose first and second copper layers 22A, 22B are disposed on both surfaces of a polyimide resin film 1, a wiring pattern 2 on a predetermined region of which the semiconductor device is mounted is formed by sequentially exposing, developing and etching the first copper layer after a masking tape 23 is bonded to the second copper layer 22B.例文帳に追加

ポリイミド樹脂フィルム１の両面に第１，第２の銅層２２Ａ，２２Ｂが設けられたテープ材料を出発材料とし、第２の銅層２２Ａにマスキングテープ２３を貼り付けた後、第１の銅層に露光、現像及びエッチングを順次施して、所定領域に半導体装置が実装される配線パターン２を形成する。 - 特許庁

In view of the above, a part of the internal wiring layer 50 in a region immediately below the position where the IC package 1 is mounted, thereby the difference in a linear expansion coefficient between the IC package 1 and the printed board 40 at its mounting position, and thus, a stress to be applied to the solder 90 can be further reduced.例文帳に追加

従って、ＩＣパッケージ１の実装位置の直下に対応する領域の内層配線層５０の一部を除去することにより、ＩＣパッケージ１の実装位置におけるプリント基板４０との線膨張係数差を小さくすることができ、はんだ９０に作用する応力をより小さくすることができる。 - 特許庁

Bit lines 40, 41 of I/O lines of the data connected to a drain of the switching transistor are formed in a hierarchical structure formed of a metal wiring layer different from adjacent bit lines, and a shielding bit line 49 is provided in a vacant region of an upper layer side from the bit line formed in the hierarchical structure.例文帳に追加

前記スイッチングトランジスタのドレインと接続されたデータの入出力線であるビット線４０、４１が、隣り合うビット線と異なる金属配線層で構成された階層構造で形成されており、前記階層構造で形成されたビット線よりも上層側の空き領域に、シールドビット線４９が設けられている。 - 特許庁

The outermost peripheral gate wiring 10 of a power MOSFET is formed parallel to one end side 5 of a silicon substrate 3, while a P layer 4 of the power MOSFET, an N^+ source layer 6, a channel region 15 and a gate electrode 8 are formed oblique to the end side 5 of the silicon substrate 3.例文帳に追加

パワーＭＯＳＦＥＴの最外周のゲート配線１０は、シリコン基板３の一端辺５に対して平行に形成され、前記パワーＭＯＳＦＥＴのＰ層４、Ｎ＋ソース層６、チャネル領域１５、及びゲート電極８は、シリコン基板３の一端辺５に対して斜め方向に傾斜して形成されている。 - 特許庁

This metal wiring 14 is provided at its end above the pn junction portion so as to coat the pn junction portion (an interface between the p^--type well layer 12c and the n^+-type semiconductor region 12d) exposed to the light incident surface of the semiconductor substrate 12 (p^--type well layer 12c), and exhibits a lattice shape.例文帳に追加

この金属配線１４は、その端部が半導体基板１２（Ｐ−型ウエル層１２ｃ）の光入射面に露出するｐｎ接合部分（Ｐ−型ウエル層１２ｃとＮ＋型半導体領域１２ｄとの界面）を覆うように当該ｐｎ接合部分の上方に設けられており、格子形状を呈している。 - 特許庁

Among the solder bumps 5; a first resin 6 formed of an elastic silicone resin is filled, and moreover a second resin 7 formed of an epoxy region having the elasticity higher than that of the first resin 6 is also formed to fix between the side surface of the semiconductor chip 2 and the upper surface 3a of the wiring circuit board 3.例文帳に追加

半田バンプ５間には、低弾性のシリコーン樹脂からなる第１樹脂部６が充填され、更に、半導体チップ２の側面と配線基板３の上面３ａとの間を固定する第２樹脂部７が、第１樹脂部６よりも高弾性率のエポキシ樹脂からなる第２樹脂部７が形成されている。 - 特許庁

The semiconductor device 100 has a sealing portion 10 to cover a semmiconductor chip 6 formed on a wiring board 1, and also has a first mark 11 formed on the upper surface of the sealing portion 10 and a second mark 12, smaller in size than the first mark 11, formed in the formation region of the first mark 11.例文帳に追加

配線基板１上に形成された半導体チップ６を覆う封止部１０を有する半導体装置１００であって、封止部１０の上面に形成された第１のマーク１１と、第１のマーク１１の形成領域内に第１のマーク１１よりも小さく形成された第２のマーク１２とを有する。 - 特許庁

The step of changing the layout includes steps of selecting a logical cell of a gate area, according to the verification result of the antenna ratio from a plurality of logical cells; arranging the logical cell in an empty region as a fill cell 40 without carrying out a logical operation, and connecting a second gate electrode 41, inside the fill cell, to the metal wiring.例文帳に追加

レイアウトを変更するステップは、複数の論理セルから、アンテナ比の検証結果に応じたゲート面積の論理セルを選択するステップと、論理セルを、論理動作しないフィルセル４０として空き領域に配置するステップと、フィルセル内の第２ゲート電極４１を金属配線に接続するステップとを備える。 - 特許庁

The first and second electrodes are composed of first and second high-aspect vias 110, 120, respectively, extended over a layer where a via 130 formed in the other region 300 and wiring 132 formed on the via while being connected to the via in a lamination direction of the substrate.例文帳に追加

第１の電極および第２の電極は、それぞれ、基板の積層方向において、他の領域３００に形成されたビア１３０および当該ビア上に当該ビアに接続して設けられた配線１３２が形成された層にわたって延在する第１の高アスペクトビア１１０および第２の高アスペクトビア１２０により構成される。 - 特許庁

The single side lamination wiring board 11 comprises a resin or metallic core substrate 12 having a first major surface 13 and a second major surface 14 and exhibiting a flexural modulus not lower than 10 GPa over the entire temperature region of 150°C-200°C, and a build-up layer 18 formed only on the first major surface 13.例文帳に追加

本発明の片面積層配線基板１１は、第１主面１３及び第２主面１４を有し、１５０℃以上２００℃以下の温度域全般において曲げ弾性率が１０ＧＰａ以上である樹脂製または金属製のコア基板１２と、第１主面１３上にのみ形成されたビルドアップ層１８とを備える。 - 特許庁

When an interlayer insulating film 22D is made of a positive type material, a predetermined region of a part of the interlayer insulating film 22D which is opposed to metal wiring layers 23 and 24 are exposed with an exposure amount less than exposure sensitivity such that the remaining film rate of the opposed parts is 0, and then the interlayer insulating film 22D is exposed.例文帳に追加

層間絶縁膜２２Ｄがポジ型の材料からなる場合には、層間絶縁膜２２Ｄのうち金属配線層２３，２４との対向部分の残膜率がゼロとなる露光感度よりも低い露光量で上記対向部分の所定の領域を露光したのち層間絶縁膜２２Ｄを現像する。 - 特許庁

The portion of the wiring pattern 18 which passes the front part of the land portion 12 is formed in the surrounding region 24 excluding the land portion 12 side of the opening part 26, and the LEDs 30 are mounted on the circuit board 20 so as to protrude the light emitting portion 32 from the outline of the circuit board 20 or so as to be arranged on the opening part 26.例文帳に追加

配線パターン１８のランド部１２の前方を通過する部分は、開口部２６のランド部１２側を除く周辺領域２４に形成され、ＬＥＤ３０は、発光部３２が回路基板２０の外形から突出するかまたは開口部２０上に配置されるように、回路基板２０上に実装されている。 - 特許庁

The film thickness of a second resist layer 5 printed in an uppermost layer of a printed wiring board 12 is formed as a thicker film than those of conductive layers 2, 4, and the periphery of the connection region 10 of a first conductive layer 2 connected to a lead 8a of a semiconductor chip 8 is enclosed with a wall 5a of the second resist layer 5 formed as the thick film.例文帳に追加

プリント配線板１２の最上位層に印刷される第２のレジスト層５の膜厚を、導電層２、４の膜厚よりも厚い厚膜に形成し、半導体チップ８のリード８ａが接続される第１の導電層２の接続部位１０周囲を厚膜に形成された第２のレジスト層５の壁５ａで囲繞する。 - 特許庁

In loading the intermediate connecting body 30 on the PCB 50 (the mother board), flat conductive layers 32, 32a can be simply and surely connected to the wiring 52 of the mother board, while the conductive layer 32 of the intermediate connecting body 30 is directed downward with the second region R2 of the conductive layer 32 kept heated and pressed with a heater chip.例文帳に追加

中間接続体３０をＰＣＢ５０（母基板）に搭載する際、中間接続体３０の導電層３２を下方に向けて、導電層３２の第２領域Ｒ２をヒーターチップで加熱・押圧しながら、平坦な導電層３２，３２ａを母基板の配線５２に簡単にかつ確実に接続することができる。 - 特許庁

By overlapping at least two filters out of the red filter 22R, the green filter 22G, and the blue filter 22B at the a boundary region of the organic light emitting elements 10R, 10G, and 10B by the printing method, a black matrix 23 is formed and the external light reflection caused by a wiring electrodes between the elements can be suppressed.例文帳に追加

有機発光素子１０Ｒ，１０Ｇ，１０Ｂの境界領域に対向して赤色フィルター２２Ｒ，緑色フィルター２２Ｇおよび青色フィルター２２Ｂのうち少なくとも二つを印刷法により重ね合わせることによりブラックマトリクス２３が形成されており、素子間の配線電極による外光反射が抑えられる。 - 特許庁

The circuit board 4 comprises an insulative resin substrate and copper wiring patterns formed on the front and backside of the substrate, and has a thermally conductive and electrically insulative coated layer 1 and a thermally conductive device 2 that thermally connects the layer with a lower surface of the circuit board in a region where an exothermic semiconductor chip is mounted on upper surface of the circuit board.例文帳に追加

回路基板４が、絶縁性樹脂基板と表裏に形成された銅の配線パターンからなり、回路基板の上面の発熱性半導体チップを実装する領域ににおける、コーティングされた熱伝性且つ電気絶縁性の層１と、層を熱的に回路基板の下面と接続させる熱伝素子２とを有する。 - 特許庁

Further, only dummy wiring and dummy plugs are arranged within the upper layer side interlayer insulating film B in the region directly under the electrode pad 70, and when a stress is applied to the electrode pad 70, the stress applied to the upper layer side interlayer insulating film B is made larger than the stress applied to the lower layer side interlayer insulating film A.例文帳に追加

また、電極パッド７０の直下域の上層側層間絶縁膜Ｂ内にはダミー配線及びダミープラグのみを配置し、電極パッド７０に応力が印加されたときに下層側層間絶縁膜Ａよりも上層側層間絶縁膜Ｂに大きな応力が印加されるようにする。 - 特許庁

Even if the photoelectric conversion device region 13 and a connection pad 14 connected therewith are provided on the upper surface of the photosensor 11, the photosensor 11 is mounted without employing a bonding wire or a flexible wiring board and mounting of the photosensor 11 is facilitated.例文帳に追加

この場合、光センサ１１の上面に光電変換デバイス領域１３および該光電変換デバイス領域１３に接続された接続パッド１４が設けられていても、ボンディングワイヤあるいはフレキシブル配線板を用いることなく実装することができ、したがって、光センサ１１の実装を容易に行なうことができる。 - 特許庁

In the local magnetic field application step, a magnetic field is locally applied, in the lamination direction, to the soft magnetic metal flat powder 8 of a slurry sheet 4S sandwiched between flat electrodes 6, 7 of the upper and lower wiring boards 2, 3, and the soft magnetic metal flat powder 8 in a predetermined region 4A2 is oriented in the vertical direction.例文帳に追加

局所磁場印加工程においては、上下の配線板２、３の２枚の平板電極６、７に挟まれたスラリーシート４Ｓの軟磁性金属扁平粉末８に対して積層方向に磁場を局所印加し、所定の領域４Ａ２の軟磁性金属扁平粉末８を縦方向に配向させる。 - 特許庁

The recorder 100 records information on a recording medium being fed by a feed roller 142 using a recording head 153 mounted on a carriage 151 wherein the feed roller is disposed directly below the scanning region of the carriage and juxtaposed to a wiring board for connecting the recording head electrically with a control section on the underside thereof.例文帳に追加

供給ローラ１４２により供給される記録媒体に対してキャリッジ１５１に搭載された記録ヘッド１５３により情報を記録する記録装置１００の供給ローラを、キャリッジの走査領域の直下に配設すると共に、記録ヘッドと制御部とを電気的に接続する配線板に対して下方に並設する。 - 特許庁

The flexible printed wiring board 1 has constitution which is provided with a solder resist 6 which is coated and formed with a screen-printing method on a region containing the component mounting portion 5 of a conductor pattern 4, and a coverlay film 8 which is stuck so that the periphery of an opening 11 is overlapped with an upper part of the periphery of a solder resist 6.例文帳に追加

本発明のフレキシブルプリント配線板１は、導体パターン４の部品実装部５を含む領域にスクリーン印刷法により被覆形成されたソルダーレジスト部６と、開口部１１の外周部がソルダーレジスト部６の周縁部の上部に重なるように貼着されたカバーレイフィルム８と、を備えた構成を有する。 - 特許庁

Since a non-conductor coating 6 can be formed on only the first flat region 14a when a semiconductor device determined as an unacceptable product in the electric characteristic test is electrically disconnected from a common wiring, the burn-in test and the formation of the external connection terminal can be positively and stably formed.例文帳に追加

電気特性検査によって不良と判定された半導体装置を共通配線から電気的に切り離す際に第１の平坦領域１４ａのみに不導体被膜６を形成することができ、バーンイン試験および外部接続端子の形成を確実に安定して行うことが可能となる。 - 特許庁

A bonding terminal part to be connected with a driver IC chip 32 for scanning is arranged in the short side part of a wiring bonding region 25A of a second substrate 25 in a liquid crystal display panel 21.例文帳に追加

液晶表示パネル２１における第２の基板２５の配線接合領域２５Ａの短辺部に、走査用ドライバＩＣチップ３２に接続する接合端子部を配置し、この接続端子部と、第１の基板２４の配線接合領域２４Ａの長辺部に配置した接続端子部とを、１つのフレキシブルプリント配線基板２２で同方向から接合させる。 - 特許庁

In an IC packaging region 70 of a substrate 20 constituting liquid crystal equipment, first terminals 91A, 91B, 91C are divided into a plurality of terminals 911A, 912A, 913A, 914A, etc. by a slit 96 consisting of a non-forming part of ITO film which constitutes a wiring pattern 9 and first terminals 91.例文帳に追加

液晶装置を構成する基板２０のＩＣ実装領域７０では、配線パターン９および第１の端子９１を構成するＩＴＯ膜の非形成部分からなるスリット９６によって第１の端子９１Ａ、９１Ｂ、９１Ｃが複数の端子９１１Ａ、９１２Ａ、９１３Ａ、９１４Ａ等に分割されている。 - 特許庁

By using a screen printing version 21, having a mask pattern which shields a region having a predetermined gap 23 from an outer periphery of the bump electrode 13, the bump electrode 13 and the gap 23 are formed, and an insulating resin layer 14, composed of polymer resin, is formed on the first wiring layer 12.例文帳に追加

次に、突起状電極１３の外周部から所定の間隙部２３を有する領域部を遮蔽したマスクパターンを有するスクリーン印刷版２１を用いて、突起状電極１３と間隙部２３を設けて高分子樹脂からなる絶縁性樹脂層１４を第１の配線層１２上に形成する。 - 特許庁

An electronic component is held by being adhered and fixed to a side face of a through-hole in an adhesion plate, and fixing support plates closing the circumference of the electronic component in the through-hole to the upper and lower faces of the adhesion plate, while both ends of the electronic component including a region where wiring is to be fabricated are protruded from the plate.例文帳に追加

電子部品の保持を、接着プレートの貫通孔側面に接着固定し更に該貫通孔における電子部品の周囲を閉鎖するサポートプレートを該接着プレートに上下面に固定し、その際に電子部品の被配線形成領域を含む両端部分を当該プレートから突き出させた状態にて為す。 - 特許庁

The liquid crystal display device is provided with a liquid crystal display region 15 having a first liquid crystal display section 14 which is statically driven through a first wiring group 24 and a second liquid crystal display section 20 which is multiplex driven through a second wiring group 30.例文帳に追加

第１配線群２４を介してスタティック駆動される第１液晶表示部１４と、第２配線群３０を介してマルチプレックス駆動される第２液晶表示部２０とを液晶表示領域１５に備える液晶表示装置を製造するに当たり、第１配線群２４及び第２駆動配線群３０からそれぞれ任意に抽出される配線間の最短距離Ｙ［ｍ］が、第２配線群３０に印加される駆動電圧をＸｍ［Ｖ］と表したとき、下記の（１）式を満たすように設計する。 - 特許庁

In the backside incident CMOS image sensor; a wiring layer 720 is disposed on a first face (surface) of an epitaxial substrate 710 where a photodiode, reading circuits (n-type region 750 and n+region 760) and the like are arranged; and a light receiving face is disposed at a second face (backside).例文帳に追加

フォトダイオードや読み出し回路（ｎ型領域７５０、ｎ＋型領域７６０）等を設けたエピタキシャル基板７１０の第１面（表面）に配線層７２０を設け、第２面（裏面）に受光面を設けた裏面入射型のＣＭＯＳイメージセンサにおいて、フォトダイオード及びその周囲のＰ型ウェル領域７４０を基板裏面（受光面）に到達しない層構造で配置し、かつ、基板７１０中に電場を形成して基板裏面（受光面）から入射した電子をフォトダイオードに適正に誘導するようにした。 - 特許庁

The integrated circuit chip 10 comprises a semiconductor substrate 11 having cell regions A_cell1, A_cell2 and a peripheral region A_peri, a chip pad wiring pattern 12 formed on the substrate 11, a protective film 16 covering the pattern 12, and relocated chip pads 17 connected to the pattern 12 and formed on the regions A_cell1, A_cell2.例文帳に追加

集積回路チップ１０は、セル領域Ａ_cell1、Ａ_cell2と周辺領域Ａ__periを有する半導体基板１１と、半導体基板１１上に形成されたチップパッド配線パターン１２と、チップパッド配線パターン１２を覆う保護膜１６と、チップパッド配線パターン１２と接続されセル領域Ａ_cell1、Ａ_cell2上に形成された再配置チップパッド１７とを備える。 - 特許庁

The wiring board BP has: a semiconductor plane 30; a dielectric layer 40 laminated on the semiconductor plane 30; a pair of differential microstrip lines 100 which performs differential signal transmission in a predetermined region on the dielectric layer 40; and a plurality of skew adjustment sections 200 which perform skew adjustment in the differential microstrip lines 100.例文帳に追加

配線基板ＢＰは、導体プレーン３０と、導体プレーン３０上に積層された誘電体層４０と、誘電体層４０上の所定の領域に形成された差動信号伝送を行う一対の差動マイクロストリップ線路１００と、差動マイクロストリップ線路１００におけるスキュー調整を行う複数のスキュー調整部２００と、を備えている。 - 特許庁

Then, at a position inside the periphery of the semiconductor substrate 7 by a prescribed width, a groove 18 reaching a surface layer section of the semiconductor substrate 7 through the second interlayer film 11 and the first interlayer film 9 from the surface of the uppermost layer wiring coating film 15 is formed while surrounding an element formation region B of the semiconductor substrate 7.例文帳に追加

そして、半導体基板７の周縁から所定幅だけ内側の位置においては、最上層配線被覆膜１５の表面から第２層間膜１１および第１層間膜９を貫通して半導体基板７の表層部に達する溝１８が半導体基板７の素子形成領域Ｂを取り囲んで形成されている。 - 特許庁

Separate bit lines BL0 and BL1 are connected to two memory cells M00 and M10 symmetrically positioned and having sources S commonly connected respectively, and two metal wiring lines (bit lines BL0 and BL1) are located for the width of a region occupied by one (M00 or M10) of the memory cells in a channel widthwise direction.例文帳に追加

ソースＳを共有し、対称の位置にある２つのメモリセルＭ００およびＭ１０に対して別個のビット線ＢＬ０およびビット線ＢＬ１をそれぞれ接続して、１つのメモリセルＭ００（またはメモリセルＭ１０）が占有する領域のチャネル幅方向の幅に対して２本のメタル配線（ビット線ＢＬ０およびビット線ＢＬ１）を配置する。 - 特許庁

The semiconductor substrate is manufactured by forming the plurality of groove portions along the scribe lines; embedding an insulating material in the plurality of groove portions and planarizing a surface to form the insulating layers; and forming the wiring electrode including the extended terminal portion extended from the rectangular unit region in contact with at least any one of the plurality of groove portions to the inside of the groove portion.例文帳に追加

半導体基板は、スクライブラインに沿って複数の溝部を形成し、複数の溝部に絶縁材を埋め込み平坦化して絶縁層を形成し、複数の溝部のいずれか少なくとも１つに接する矩形状の単位領域から溝部の内側に延出された延出端子部を備える配線電極を形成することによって製造する。 - 特許庁