| 例文 (999件) |
wiring regionの部分一致の例文一覧と使い方
該当件数 : 2147件
The via contact 18 is not formed on an area within at least twice or less of the disposing pitch of a diffused layer region from the short side of the first connecting wiring 12 at the end of the first connecting wiring 12 opposed to the end of the lead wiring 16 to the second connecting wiring 13 via an element region 11.例文帳に追加
そして、引出し配線１６が第２の接続配線１３に接続されている端部と素子領域１１を挟んで対向する第１の接続配線１２の端部において、第１の接続配線１２の短辺から拡散層領域の配置ピッチの少なくとも２倍以内の領域にはビアコンタクト１８が形成されていない構成とする。 - 特許庁
In a photoetching process step for forming gate wiring having a first compensation pattern, data wiring to define a pixel region formed to intersect with the gate wiring and the source/drain electrode, the capacitor electrode having the second compensation pattern formed on the prescribed region of the gate wiring is inclusively constituted.例文帳に追加
本発明は、第１補償パターンを有するゲート配線と、前記ゲート配線と交差されるように形成されて画素領域を定義するデータ配線と、ソース／ドレイン電極形成のためのフォトエッチング工程時、絶縁膜を間に置き、前記ゲート配線の所定領域上に形成され第２補償パターンを有するキャパシタ電極を包含して構成される。 - 特許庁
Moreover, the magnetic memory 1 further includes a semiconductor layer 6 including a drain region 32a and a source region 32c of a write transistor 32, a magnetic material layer 8 including a TMR element 4 and write wiring 31, and a wiring layer 7 interposed between the semiconductor layer 6 and the magnetic material layer 8 and including bit wiring 13a and 13b, and word wiring 14.例文帳に追加
また、磁気メモリ１は、書き込みトランジスタ３２のドレイン領域３２ａ及びソース領域３２ｃを含む半導体層６と、ＴＭＲ素子４及び書き込み配線３１を含む磁性材料層８と、半導体層６及び磁性材料層８に挟まれており、ビット配線１３ａ及び１３ｂ、並びにワード配線１４を含む配線層７とを備える。 - 特許庁
The liquid crystal display panel is provided with the TFT substrate 11, the panel wiring 20 formed on the TFT substrate 11 and equipped with a disconnection, the source TCP 18 arranged in the frame region of the panel wiring 20, and a wiring 6 connected to the panel wiring 20 in the frame region and formed on the wide surface of the TFT substrate 11 for the source TCP 18.例文帳に追加
液晶表示パネルは、ＴＦＴ基板１１と、ＴＦＴ基板１１上に形成され、断線部分を有するパネル配線２０と、パネル配線２０の額縁領域に配置されたソースＴＣＰ１８と、額縁領域におけるパネル配線２０と接続され、ソースＴＣＰ１８のＴＦＴ基板１１側面に形成された配線６とを有する。 - 特許庁
A channel 10x for constituting an anchor section 20x preventing the separation of the wiring layer 20 is formed inside the wiring arrangement region of a ground insulating layer 10, and then the wiring layer 20, having the anchor section 20x embedded in the groove 10x and projecting from the upper surface of the ground insulating layer 10, is formed in the wiring arranging region of the ground insulating layer 10.例文帳に追加
下地絶縁層１０の配線配置領域の内側に、配線層２０の剥がれを防止するアンカー部２０ｘを構成するための溝１０ｘを形成した後に、下地絶縁層１０の配線配置領域に、溝１０ｘに埋め込まれたアンカー部２０ｘを備えて、下地絶縁層１０の上面から突出する配線層２０を形成する。 - 特許庁
The contact hole 2 and the common wiring are arranged by surrounding the circumference of a display region, and the row control circuit is arranged to be divided into the outside of the contact hole to the display region between the contact hole and the display region.例文帳に追加
コンタクトホール２と共通配線は表示領域の周囲を囲んで配置され、列制御回路はコンタクトホールと表示領域の間と、表示領域に対してコンタクトホールの外側とに分割されて配置される。 - 特許庁
In the temperature detection part 60, a high concentration p-type region 63 is disposed in a p-type region 61 and a high concentration n-type region 62 is disposed by n-type silicon layer 53, and wiring patterns 66A, 66B are connected thereto.例文帳に追加
また、温度検出部６０は、ｐ型領域６１に高濃度ｐ型領域６３を設け、ｎ型のシリコン層５３により高濃度ｎ型領域６２を設け、ここに配線パターン６６Ａ、６６Ｂを接続した。 - 特許庁
Further, the magnetic random access memory includes a second selection transistor including the first diffusion region and a third diffusion region which are formed in the active region 12, and first wiring electrically connected to the first pinned layer.例文帳に追加
さらに、アクティブ領域１２に形成された前記第１の拡散領域及び第３の拡散領域を有する第２の選択トランジスタと、固定層に電気的に接続された第１の配線とを備える。 - 特許庁
The semiconductor device 200 includes a light-sensitive element 120 formed on a substrate 110, the circuit-element region 130, and a multi-layered wiring region 210 formed on the circuit-element region 130.例文帳に追加
本発明に係る半導体装置２００は、基板１１０上に形成された受光素子領域１２０と、回路素子領域１３０と、回路素子領域１３０上に形成された多層配線領域２１０とを有する。 - 特許庁
In the P-type well within the range sandwiched between the NMOS region and N-type well, an N-type cathode region is formed, which is separated from the NMOS region and N-type well and connected to the low-potential wiring.例文帳に追加
ＮＭＯＳ領域とＮ型ウェルに挟まれた範囲のＰ型ウェルには、ＮＭＯＳ領域とＮ型ウェルから分離されており、低電位配線に接続されているＮ型カソード領域が形成されている。 - 特許庁
This semiconductor device comprises a silicon substrate 31 having a planar active region 201 and an active region consisting of a prominent active region 202B on the planar active region 201, a gate insulating film 39 formed on the active region, and a gate 400 located on the gate insulating film 39 and including a gate wiring films 40, 41 covering the prominent active region 202B.例文帳に追加
プレーナ活性領域２０１及びプレーナ活性領域２０１上のプロミネンス活性領域２０２Ｂで構成された活性領域を有するシリコン基板３１、活性領域上に形成されたゲート絶縁膜３９と、ゲート絶縁膜３９上に位置し、プロミネンス活性領域２０２Ｂを覆うゲート配線膜４０、４１を含むゲート４００を備えている。 - 特許庁
PN junction separation regions (regions 400) are formed in the region between the mutually adjacent bit lines 103, a region corresponding to the common source diffusion wiring 107, and the region between the region corresponding to the common source diffusion wiring 107 and the plurality of grooves 105 for element separation each, and the pn junction separation regions (regions 400) separate the mutually adjacent memory cells.例文帳に追加
また、互いに隣接するビット線１０３間の領域、かつ、共通ソース拡散配線１０７に対応する領域およびその領域と複数の素子分離用溝１０５との間の領域にＰＮ接合分離領域(領域４００)を夫々形成し、そのＰＮ接合分離領域(領域４００)により互いに隣接するメモリセル間を分離する。 - 特許庁
On the insulating interlayer film 110, there are formed: data wiring 114a connected with drain region 105D through a first contact hole 112a on the drain region 105D, and a pixel electrode 114b formed on the same layer as data wiring 114a and connected with the source region 105S through a second contact hole 112b on source region 105S.例文帳に追加
層間絶縁膜１１０上に、ドレーン領域１０５Ｄ上の第１コンタクトホール１１２ａを通じて、ドレーン領域１０５Ｄと連結されるデータ配線１１４ａと、データ配線１１４ａと同一な層で、ソース領域１０５Ｓ上の第２コンタクトホール１１２ｂを通じて、ソース領域１０５Ｓと連結される画素電極１１４ｂを形成する。 - 特許庁
Moreover, since the upper surface of a dielectric film (32) being in contact with the lower surface of wiring (34) of a peripheral circuit region, extends to a memory cell region so as to be in contact with the side of the capacitor (33), a step height between the peripheral circuit region and the memory cell region is remarkably reduced.例文帳に追加
また、周辺回路領域の配線（３４）の下面に接している絶縁膜（３２）の上面がメモリセル領域に延在して、キャパシタ（３３）の側部に接しているため、周辺回路領域とメモリセル領域の間の段差は著しく減少する。 - 特許庁
The method further comprises the step of coating to form a silk pattern 8 on the wiring pattern except the land 5 in the region B.例文帳に追加
そして、部品非搭載領域Ｂ内の独立ランド部５を除く配線パターン上にシルクパターン８を被覆形成した。 - 特許庁
The storage section 144 is provided with a through-hole 142 through which the wiring region 112 of the sensor substrate 110 is inserted.例文帳に追加
収納部１４４にセンサ基板１１０の配線領域１１２を挿通する貫通孔１４２が設けられている。 - 特許庁
On a wiring layer 11 in the opening region 15, a protruding part 16 comprising, for example, a Cu plated layer is formed.例文帳に追加
開口領域１５内の配線層１１上に、例えば、Ｃｕメッキ層から成る突出部１６が形成される。 - 特許庁
The intermediate wiring layer 50 extends from a first region R1 where it overlaps over the magnetization layers 15, 25 in a predetermined direction.例文帳に追加
中間配線層５０は、磁化自由層１５、２５とオーバラップする第１領域Ｒ１から所定の方向に延びている。 - 特許庁
The probe 32 is used for applying a pulse wave to the wiring pattern on the printed circuit board connected to an inspection region.例文帳に追加
プローブ３２は、検査部位と接続されたプリント基板上の配線パターンにパルス波を印加するために用いられる。 - 特許庁
A first recess 23 is formed by a first method on a region overlapping the wiring layer 20 of the resin layer 22.例文帳に追加
樹脂層２２の配線層２０とオーバーラップする領域に、第１の方法によって、第１の凹部２３を形成する。 - 特許庁
The lead wire 50 connecting wiring in a display area to a terminal part 25 passes through the peripheral sealing region 30.例文帳に追加
表示領域の配線と端子部２５を接続する引き出し線５０が周辺封止領域３０を通過している。 - 特許庁
To provide a semiconductor device capable of preventing potential variation of a body region caused by potential variation of a power supply wiring.例文帳に追加
電源配線の電位の変動に起因するボディ領域の電位の変動を抑制し得る半導体装置を得る。 - 特許庁
Subsequently, the via hole is filled with tungsten to form a lead-out electrode before upper wiring is formed in a specified region.例文帳に追加
次に、ヴィアホールをタングステンで充填して引き出し電極を形成後、所定領域に上部配線を形成する。 - 特許庁
Substrate upper wiring 5 electrically connects the LSI chip 1 and the outer device 6 loaded on the extension region 4.例文帳に追加
基板上配線５がＬＳＩチップ１と拡張領域４に搭載された外部デバイス６を電気的に接続する。 - 特許庁
Thus, the wiring region for the common routing line on both sides of the segment substrate 1 can be reduced in width.例文帳に追加
これにより、セグメント基板１の両側におけるコモン用引き回し線の配設領域の幅を小さくすることができる。 - 特許庁
To provide an electronic package, in which an opened window is arranged above a device active region and a wiring having a large number of pins is installed.例文帳に追加
デバイス活性領域の上に開いた窓を有し且つピン数の多い配線を伴う電子パッケージを提供する。 - 特許庁
The upper-face electrode 154 and the land 200 are arranged close to each other in the peripheral edge region of the wiring substrate 120.例文帳に追加
上面電極１５４とランド２００とは配線基板１２０の周縁領域において近接配置されている。 - 特許庁
A semiconductor device equipped with a cell arrangement region, in which two or more basic cells are arranged, and basic power supply wiring is constituted.例文帳に追加
複数の基本セルが配置されるセル配置領域と、基本電源配線とを備える半導体装置を構成する。 - 特許庁
Moreover, wiring 32, which connects the pads 31 and an internal circuit 4, is made to go through the region 18 once.例文帳に追加
さらに、この面取り領域１８内に試験用パッド３１と内部回路４とを接続する配線３２を一旦通す。 - 特許庁
To provide a narrow-framed structure organic EL element with a region of the frame reduced as much as possible, and with easy wiring.例文帳に追加
額縁の領域を極力低減するとともに、配線が容易な狭額縁構造有機ＥＬ素子を提供する。 - 特許庁
To reduce a wide wiring section at a device section in a memory array region, and to increase a rate of reduction in layout.例文帳に追加
メモリアレイ領域のデバイス部分で太幅配線部分を縮小し、レイアウトの縮小率を高めることができる。 - 特許庁
To solve a problem that a region on a substrate cannot be effectively utilized when a component for preventing warp of a wiring board is used.例文帳に追加
配線基板の反りを防止する部材を有すると、基板上の領域を有効活用することができない。 - 特許庁
A logic circuit is divided into a plurality of cell regions, A and B, and a wiring pattern is first determined for each cell region.例文帳に追加
論理回路を複数のセル領域Ａ，Ｂに分割し、最初に各セル領域毎に配線パターンを決定する。 - 特許庁
The inorganic film 36 is formed to cover the wiring 44 at inside and outside of the formation region of the organic film 46.例文帳に追加
無機膜３６は有機膜４６の形成領域の内側及び外側で配線４４を覆うように形成する。 - 特許庁
The insulating layer 4 and the wiring pattern 5 in the upper region of the opening part 2 are arranged so that the upper faces are depressed.例文帳に追加
ここで、開口部２の上方領域の絶縁層４および配線パターン５はその上面が窪んで設けられる。 - 特許庁
The connection lines 351 have projecting portions BP1, BP2 which project from a connection region R1 where wiring material is connected.例文帳に追加
接続線３５１は、配線材が接続される接続領域Ｒ１から張り出す張出部分ＢＰ１，ＢＰ２を有する。 - 特許庁
The wiring pattern 8 is formed in the interconnection region 4 by using an ink containing a conductive material.例文帳に追加
その配線パターン８は、配線領域４内において導電性の材料を含むインクを用いて形成されている。 - 特許庁
A cell arrangement allowable region and wiring information are inputted to a processing apparatus using a cell library and a net list (step A).例文帳に追加
セルライブラリ及びネットリストを用いて、セル配置許可領域及び配線情報を処理装置に入力する（ステップＡ）。 - 特許庁
In the accumulation region of the metal element, a concentration of the metal element constituting the metal film is higher than that in the Cu wiring pattern.例文帳に追加
金属元素の濃集領域では、金属膜を構成する金属元素の濃度が、銅配線パターン中よりも高い。 - 特許庁
The output wiring 74 extends to the vicinity of or over the center line of the mounting region 39.例文帳に追加
また、出力側配線７４は、実装領域３９の中心線の付近またはそれを越える位置まで伸びている。 - 特許庁
The flexible wiring board 11 has a region to be bent like a bent surface as shown in the drawings for housing the board in an apparatus.例文帳に追加
フレキシブルプリント配線板１１は図の如く折り曲げられて機器に収納される際に曲面となる領域がある。 - 特許庁
To obtain a semiconductor device for inhibiting the fluctuation of the potential of a body region caused by the fluctuation of the potential of power supply wiring.例文帳に追加
電源配線の電位の変動に起因するボディ領域の電位の変動を抑制し得る半導体装置を得る。 - 特許庁
The semiconductor device includes gate electrode parts G21a-G21c formed over a P type diffusion region, an N type diffusion region, and an element isolation region, and arranged on a diffusion region; and a plurality of gate polysilicon films G20a-G20c having gate wiring parts G22a-G22c arranged on the element isolation region.例文帳に追加
半導体装置は、Ｐ型拡散領域，Ｎ型拡散領域及び素子分離領域に跨って形成され、拡散領域上に位置するゲート電極部Ｇ２１ａ〜Ｇ２１ｃと、素子分離領域上に位置するゲート配線部Ｇ２２ａ〜Ｇ２２ｃとを有する複数のゲートポリシリコン膜Ｇ２０ａ〜Ｇ２０ｃを備えている。 - 特許庁
At the pixel electrode 27, a connection region to which a connection wiring is connected in order to electrically connect the pixel electrode 27 and a power supply are installed, and an arrangement region where a functional layer in which at least one part of a region aside from the region of the connection region is constituted of the electrooptical element is installed.例文帳に追加
画素電極２７には画素電極２７と電源電位とを電気的に接続するための接続配線が接続された接続領域が設けられるとともに、接続領域以外の領域のうち少なくとも一部の領域が電気光学素子を構成する機能層が配置される配置領域が設けられている。 - 特許庁
In this case, the source wiring 17S, the drain wiring 17D and a lower metal layer 11 extend from the side of each of the contact holes CH to cover a region not exceeding an end P3 of a width direction of the gate wiring 15 on the upper or lower part of the semiconductor layer 13 and the gate wiring 15.例文帳に追加
ここで、ソース配線１７Ｓ、ドレイン配線１７Ｄ、及び下部金属層１１は、各コンタクトホールＣＨの側から延びて、半導体層１３及びゲート配線１５の上方もしくは下方において、ゲート配線１５の幅方向の端Ｐ３を越えない領域を覆う。 - 特許庁
A MOS type transistor for power supply connected to first aluminum (Vcc) 13 which is power supply wiring and first aluminum (Vss) 14 which is ground wiring is formed between polysilicon 11 and a diffusion region 12 and capacitance is formed between the power supply wiring and the ground wiring.例文帳に追加
ポリシリコン１１と拡散領域１２の間に、電源配線である第一アルミ（Ｖｃｃ）１３とグランド配線である第一アルミ（Ｖｓｓ）１４とに接続されているＭＯＳ型の電源容量用トランジスタ２２を形成して、電源配線とグランド配線間に容量を形成する。 - 特許庁
By this structure, in a subword driver (SWD) region which is arranged intersecting the X direction, the MWL wiring is arranged on the uppermost layer, a subword selecting line (FXT/B) wiring layer is formed in a lower layer of the MWL wiring, and the number of island patterns in the lower layer wiring layer can be reduced.例文帳に追加
この構造によれば、Ｘ方向と交叉するように配置されたサブワードドライバ（ＳＷＤ）領域において、最上層にＭＷＬ配線を設け、その下層にサブワード選択線（ＦＸＴ／Ｂ）配線層を設け、当該下層配線層における島パターンの数を減少させることができる。 - 特許庁
In the protective circuit, one of the first wiring or the second wiring is projected to the other side of the first wiring or the second wiring in the region.例文帳に追加
また、第１配線及び第２配線を絶縁する絶縁膜は、第１配線及び第２配線の交差部において、凹部または分離部が形成され、当該領域において、第１配線または第２配線の一方が、第１配線または第２配線の他方側に突出する保護回路である。 - 特許庁
Further, a high insulator 17 made of a material having higher insulation than materials of the respective inter-layer insulating films is provided between the source wiring 10 and drain wiring 15 in a region 24 including the part where the source wiring 10 and drain wiring 15 cross each other in plan view.例文帳に追加
また、ソース配線１０とドレイン配線１５との間には、平面視でソース配線１０とドレイン配線１５とが交差する部分を含む領域２４に、各層間絶縁膜の材料よりも高い絶縁性を有する材料からなる高絶縁体１７が備えられている。 - 特許庁
| 例文 (999件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|