「wiring substrate」に関連した英語例文の一覧と使い方(123ページ目) - Weblio英語例文検索

In the wiring board 10, a through-hole 11b is provided in a semiconductor chip-mounting region 15 to be passed through a wiring substrate 10, and a groove-like pattern 13 is provided in a solder resist in the semiconductor chip-mounting region 15 to communicate with the through-hole 11b.例文帳に追加

配線基板１０では、半導体チップ搭載領域１５に配線基板１０を貫通する貫通穴１１ｂを設けているとともに、半導体チップ搭載領域１５におけるソルダーレジストに貫通穴１１ｂに通ずる溝状パターン１３を設けている。 - 特許庁

The waterproofing method of a printed wiring board is carried out in order to prevent waterproofing resin 3 from flowing out, in such a way that a wall substrate 2 is pasted with a double-stick tape 6 on a printed wiring board 1 which prevents waterproofing resin 3 from flowing out prior to an application process of waterproofing resin 3.例文帳に追加

本発明のプリント配線板の防水方法は、防水樹脂３の流れ出しを防ぐために、防水樹脂３の塗布工程の前に防水樹脂３の流れ出し防止のための壁基板２をプリント配線板１上に両面テープ６を貼り付ける。 - 特許庁

The liquid crystal device 1 is constructed by mounting an IC chip 3 on an extending substrate part 4c on which a wiring pattern 15, connected with electrodes 9a and 9b forming a liquid crystal display region, is formed and by conductively connecting the wiring pattern 15 with a bump 21.例文帳に追加

液晶表示領域を形成する電極９ａ及び９ｂにつながる配線パターン１５が形成された基板張出し部４ｃの上にＩＣチップ３を実装して、配線パターン１５とバンプ２１とを導電接続する構造の液晶装置１である。 - 特許庁

To provide a liquid crystal display device in which oxidation of a wiring material or the like can be prevented by forming an oxide coating having high adhesiveness with a substrate, and a wiring line, an electrode or a terminal electrode having high conductivity is formed, and to provide a method for manufacturing the device.例文帳に追加

本発明は、基板との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、導電率が高い配線、電極又は端子電極を備えた液晶表示装置及びその製造方法を提供することにある。 - 特許庁

To provide a surface-mounting light emitting device capable of preventing cracks from being generated at junction portions for connecting electrodes for external connection and conductor patterns of a wiring board caused by a difference in a coefficient of thermal expansion between a packaging substrate and the wiring board.例文帳に追加

実装基板と配線基板との熱膨張率差に起因して、外部接続用電極と配線基板の導体パターンとの間を接続している接合部にクラックが生じるのを防止することができる表面実装型発光装置を提供する。 - 特許庁

A bare chip 10 is incorporated in insulating resin layers 31 and 32 built up on both surfaces of a multilayer substrate 30, respectively, with wiring layers 40 and 41 on both sides of the bare chip 10 as ground layer, while wiring layers 36 and 39 as power-source line.例文帳に追加

多層基板３０の両面にそれぞれビルドアップされる絶縁樹脂層３１、３２内にベアチップ１０を内蔵するとともに、これらのベアチップ１０の両側の配線層４０、４１をグランド層とし、配線層３６、３９を電源ラインとしたものである。 - 特許庁

In the high-frequency-element-oriented substrate in whose body 20 signal wirings 23A, 23B, a ground wiring 24, signal vias 25A, 25B, and ground vias 26A, 26B, etc. are provided, and the signal wirings 23A, 23B and the ground wiring 24 are so disposed as to structure a coplanar-line structure.例文帳に追加

基板本体２０に、信号配線２３Ａ，２３Ｂ、グランド配線２４，信号ビア２５Ａ，２５Ｂ、グランドビア２６Ａ，２６Ｂ等が配設された高周波素子用基板において、信号配線２３Ａ，２３Ｂとグランド配線２４とがコプレナーライン構造となるよう配置する。 - 特許庁

A wiring 14 is laid on the passivation film 10 and the wiring 14 is connected to the aluminum pad 12 and is laid around to the upper side of the insulating passivation film 10 on the rear surface side electrode 22 on the rear surface side along the side surfaces of the semiconductor substrate 4.例文帳に追加

パッシベーション膜１０の上には配線１４が施されており、この配線１４はアルミニウムパッド１２に接続し、半導体基板４の側面に沿って裏面側の裏面側電極２２上の絶縁性のパッシベーション膜１０の上にまで引き回されている。 - 特許庁

On a silicon substrate 130 provided with a photodiode 121 and various transistors 122 and 123, three wiring layers 132 to 134 are formed at the imaging pixel region part 100A and five wiring layers 132 to 136 are formed at the peripheral circuit part 100C.例文帳に追加

フォトダイオード１２１や各種トランジスタ１２２、１２３を設けたシリコン基板１３０上に、撮像画素領域部１００Ａでは３層の配線層１３２〜１３４が形成され、周辺回路部１００Ｃでは５層の配線層１３２〜１３６が形成されている。 - 特許庁

A Y-print wiring board 19 is disposed along the short side of the display device frame 12 in almost the same level as that of a matrix array substrate 14 without causing interference, and a power supply function and a scanning data bus function are mounted on the Y-print wiring board 19.例文帳に追加

表示装置枠体12の短辺に沿ってＹ−プリント配線基板19を表示装置枠体12内のマトリクスアレイ基板14とほぼ同一高さに位置して干渉しないように配設し、Ｙ−プリント配線基板19には電源機能および走査データバス機能を搭載する。 - 特許庁

After a photosensitive resin pattern is formed on a copper seed film on an insulating substrate and a buried wiring pattern of copper is formed at an opening part thereof, a peak part and a side face part of the buried wiring pattern are exposed from the photosensitive resin film through selective etching by a wet blast method.例文帳に追加

絶縁基板上に銅シード膜上に感光樹脂パターンを形成し、その開口部へ銅の埋め込み配線パターンを形成した後、ウエットブラスト法での選択的エッチングで、埋め込み配線パターンの頂部及び側面部を感光性樹脂膜から露出させる。 - 特許庁

To provide a polishing pad formed so that a global step is small, dishing of a metal wiring hardly occurs, and the occurrence of dust and scratch is low, in a polishing pad to mechanically flatten the surface of an insulation layer, formed on a silicon substrate, or the surface of a metallic wiring.例文帳に追加

シリコン基板の上に形成された絶縁層または金属配線の表面を機械的に平坦化するための研磨パッドにおいて、グローバル段差が小さく、金属配線でのディッシングが起こりにくく、ダストやスクラッチの発生が少ない研磨パッドを提供する。 - 特許庁

A semiconductor chip 1 has: a packaging face 1a which is packaged to a wiring board 10; and a protruding electrode 2 which is formed on the packaging face 1a, and is bonded to a substrate electrode 11 of the wiring board 10 by application of the ultrasonic vibration by a bonding tool 7.例文帳に追加

半導体チップ１は、配線基板１０に実装される実装面１ａと、実装面１ａに設けられ、ボンディングツール７による超音波振動の付与により配線基板１０の基板電極１１に接合される突起電極２とを有する。 - 特許庁

A substrate 1 with a speaker is provided with a multilayer printed wiring board part 3 formed by laminating a plurality of thermoplastic films to which patterning is applied, and a speaker 4, a communication means 5 and a drive control means 6 are buried within the multilayer printed wiring board part 3.例文帳に追加

スピーカ付基板１は、パターニングが施された熱可塑性フィルムを複数積層して形成される多層プリント配線基板部３を備え、この多層プリント配線基板部３の内部にスピーカ４、通信手段５、駆動制御手段６を埋設した構成である。 - 特許庁

After patterning a wiring pattern 2 and a connection terminal 3 with positive type photosensitive resist 6 on an insulating substrate 1, the photosensitive resist 6 on the wiring pattern 2a covering the connection terminal 3 part and solder resist 4 is removed selectively thus forming the solder resist 4.例文帳に追加

絶縁基板１上にポジ型の感光性レジスト６で配線パターン２と接続端子３をパターニングした後、接続端子３部およびソルダーレジスト４を被覆する配線パターン２ａ上の感光性レジスト６を選択的に除去した後、ソルダーレジスト４を形成する。 - 特許庁

After a contact hole 102 and a wiring groove 103 are formed in an insulating film 101 on a semiconductor substrate 100, a tantalum nitride film 104 and a first copper film are formed sequentially on the insulating film 101, which contains the contact hole 102 and the wiring groove 103.例文帳に追加

半導体基板１００上の絶縁膜１０１に接続孔１０２及び配線溝１０３を形成した後、接続孔１０２及び配線溝１０３を含む絶縁膜１０１の上に窒化タンタル膜１０４及び第１の銅膜を順次形成する。 - 特許庁

The display 100 comprises a circuit wiring board 10 consisting of a substrate 10a into which a light diffusion material is dispersed and circuit wiring 10c, a group III nitride based compound semiconductor light-emiting element 201, wire bonding 3n and 3p, and a shading material 4.例文帳に追加

表示装置１００は、光拡散材料が分散された基板部１０ａと回路配線１０ｃとから成る回路配線基板１０、III族窒化物系化合物半導体発光素子２０１、ワイヤボンディング３ｎ及び３ｐ、並びに遮光部材４から成る。 - 特許庁

To provide a pressure detecting element using a Si semiconductor substrate equipped with a pressure-sensitive resistor and a temperature-sensitive resistor wherein the resistor and a wiring layer are properly connected through a contact hole and a reliable wiring layer is formed.例文帳に追加

感圧抵抗体及び感温抵抗体を備えるＳｉ半導体基板を用いた圧力検出素子において、コンタクトホールを介した、抵抗体と配線層とを確実に接続するとともに、信頼性の高い配線層を形成した圧力検出素子を提供する。 - 特許庁

In an array substrate 2, a correction wiring 11 that intersects a data signal supply termination side of source lines SL, and the like, is connected to a connection pad 15, and a correction wiring 12 that intersects a data signal supply beginning end side of the source lines SL, and the like, is connected to a connection pad 16.例文帳に追加

アレイ基板２において、ソースラインＳＬ…のデータ信号供給終端側と交差する修正配線１１を接続パッド１５に接続し、ソースラインＳＬ…のデータ信号供給始端側と交差する修正配線１２を接続パッド１６に接続する。 - 特許庁

Heat generated by the semiconductor element 3 can be radiated efficiently to the lid body 5 via the heat-conductive layer 2 and the projecting part 5a and a circuit wiring layer in the multilayer wiring substrate 1 can be arranged without particular restrictions, thus increasing density and miniaturizing the electronic circuit module.例文帳に追加

半導体素子３の発熱を熱伝導層２と突出部５ａを介して蓋体５に効率よく伝えて放散させることができ、多層配線基板１内部の回路配線層は特に制約なく配置できるので、高密度化・小型化を図ることができる。 - 特許庁

The through-hole wiring formation substrate 2 is configured by shifting the junction site with the first junction metal layer 19 for connection in the second junction metal layer 29 for connection from the connection site with a through-hole wiring 24 in the second junction metal layer 29 for connection.例文帳に追加

貫通孔配線形成基板２は、第２の接続用接合金属層２９における第１の接続用接合金属層１９との接合部位を、当該第２の接続用接合金属層２９における貫通孔配線２４との接続部位からずらしてある。 - 特許庁

The IC loading substrate 1 has a structure in which the multilayer printed wiring board 2 obtained by stacking a plurality of insulating layers 20 made of insulating material (PTFE, etc.) and a plurality of wiring patterns 10 formed on the insulating layers 20 is electrically connected to a bare chip 3 of an IC.例文帳に追加

ＩＣ搭載基板１は、絶縁材（ＰＴＦＥ等）からなる絶縁層２０、及びその絶縁層２０上に形成された配線パターン１０が複数積層されてなる多層プリント配線板２と、ＩＣのベアチップ３とが電気的に接続された構造を有する。 - 特許庁

The semiconductor device comprises a wiring part 50 containing copper wirings 16a and 16b and a memory cell part 30 on a semiconductor substrate 1, while in a region surrounding the memory cell part, copper diffusion preventing films 14, 9b, and 13b for preventing diffusion of the copper atom from the wiring part are provided.例文帳に追加

この半導体装置は、半導体基板１上にメモリセル部３０と銅配線１６ａ，１６ｂを含む配線部５０とを備え、メモリセル部を取り囲む領域に、配線部からの銅原子の拡散を阻止する銅拡散防止膜１４，９ｂ，１３ｂとを備える。 - 特許庁

In the removing step, one end side of the wiring pattern 104 is removed so that a shortest distance from one end of the wiring pattern 104 to an end surface of the metal substrate 102 through a surface of the insulating layer 103 becomes longer than a thickness of the insulating layer 103.例文帳に追加

除去工程では、配線パターン１０４の一端から絶縁層１０３の表面を経て金属基板１０２の端面に到達するまでの最短距離が、絶縁層１０３の厚みよりも長くなるように、配線パターン１０４の一端側を除去する。 - 特許庁

The wiring board 30 with a metal post is provided with a semiconductor element mounting area 12 wherein a semiconductor element is mounted to one side of a substrate 10 that is comprised of an insulation layer 16 having at least one or more layers and a wiring layer having at least two or more layers.例文帳に追加

金属ポスト付き配線基板３０は、少なくとも１層以上の絶縁層１６と、少なくとも２層以上の配線層とにより構成された基体１０の片方の面に、半導体素子を搭載する半導体素子搭載領域１２が設けられている。 - 特許庁

Each wiring pattern passing through the pads on the row of pads 33, out of the rows of pads 33, 34, near the adjoining side to the second substrate 50 includes a straight wiring pattern part 38 formed as extended straight to the inside of a mounting region 40 of the IC chip 60.例文帳に追加

それらのパッド列３３，３４のうち第２基板５０の隣接する辺側のパッド列３３の各パッドを通る各配線パターンは、ＩＣチップ６０の実装領域４０の内方まで直線状に延在形成された配線パターン直線部３８を持つ。 - 特許庁

The lead terminal 16b of the substrate 1 and the chip terminal 17b of the semiconductor chip 2 are connected by sintered connection wiring 8b, and the chip terminal 17c of the semiconductor chip 2 and the chip terminal 18b of the semiconductor chip 3 are connected by sintered connection wiring 8c.例文帳に追加

基板１のリード端子１６ｂと半導体チップ２のチップ端子１７ｂの間は焼結接続配線８ｂで接続され、半導体チップ２のチップ端子１７ｃと半導体チップ３のチップ端子１８ｂの間は焼結接続配線８ｃで接続される。 - 特許庁

A surface mounter comprises: a conveyor 34 for supporting the printed-wiring board 2 so that it can travel in a conveyance direction; and a substrate moving device 14 for moving the printed-wiring board 2 placed on the conveyor 34 in a conveyance direction by nib members 71 positioned at both the sides in the conveyance direction.例文帳に追加

プリント配線板２を搬送方向に移動可能に支承するコンベア３４と、コンベア３４に載せられたプリント配線板２を搬送方向の両側に位置する爪部材７１によって搬送方向に移動させる基板移動装置１４とを備える。 - 特許庁

Thus, the Zr(BH_4)_4 is adsorbed to the surface of a silicon substrate 2, i.e. the surface of a second inter-layer insulating film and the surface of first wiring, or to the surface of a hard mask and the surface of second wiring, and a monomolecular layer composed of adsorbed molecules is formed.例文帳に追加

そして、シリコン基板２の表面、すなわち第２層間絶縁膜の表面及び第１配線の表面に、あるいはハードマスクの表面及び第２配線の表面にＺｒ（ＢＨ_４）_４を吸着させ、吸着分子からなる単分子層を形成した。 - 特許庁

While the flexible substrate 10 has flexibility by this composition, circuit elements in both the curved region and the straight region can also be made, in any of a first wiring layer 20 and a second wiring layer 50.例文帳に追加

この構成により、フレキシブル基板１０は可撓性を有するとともに、第１の配線層２０および第２の配線層５０のいずれにおいても、湾曲している領域および湾曲していない領域の両方に、回路素子を搭載可能とすることができる。 - 特許庁

To provide a method for manufacturing a polyimide wiring board by which the polyimide wiring board wherein the adhesiveness between a metal thin film and a polyimide is excellent and the metal thin film having a sufficient thickness is comprised can be manufactured without causing deformation of a substrate and a crack in the metal thin film.例文帳に追加

基板の変形および金属薄膜の亀裂を生じさせることなく、金属薄膜とポリイミドとの密着性が良好で、十分な厚みの金属薄膜を有するポリイミド配線板を製造可能なポリイミド配線板の製造方法を提供すること。 - 特許庁

To provide a wiring substrate wherein a reinforcement layer is provided by removing a part of a support after laminating wiring layers and insulating layers on the support to improve its mechanical strength while lightening its weight, and its manufacturing method.例文帳に追加

本発明は支持体上に配線層と絶縁層を積層した後に、支持体の一部を除去することにより形成される補強層を設けた配線基板及びその製造方法に関し、軽量化を図りつつ機械的強度の向上を図ることを課題とする。 - 特許庁

In a multilayer interconnection substrate constituting a part of a wafer collective contact board used for collectively testing semiconductor devices formed on a wafer in multiple numbers, a resistor, for example, is provided on each I/O branch wiring 17 branching from an I/O common wiring.例文帳に追加

ウエハ上に多数形成された半導体デバイスの試験を一括して行うために使用されるウエハ一括コンタクトボードの一部を構成する多層配線基板において、例えば、Ｉ／Ｏ共通配線から分岐した各Ｉ／Ｏ分岐配線１７上に抵抗を設ける。 - 特許庁

The electrooptical device equipped with thin-film transistors constituted by including electrodes for display, wiring, gates electrically connected to the wiring and semiconductor layers formed with channels in the intersection regions with the gates in an image display region on a substrate is manufactured.例文帳に追加

基板上の画像表示領域に、表示用電極、配線及び、該配線と電気的に接続されたゲートと、該ゲートとの交差領域にチャネルが形成されている半導体層とを含んで構成された薄膜トランジスタを備えた電気光学装置を製造する。 - 特許庁

To realize high-density wiring by previously removing a conductive layer for electrolytic plating of a part except the pattern formed by electrolytic plating before electrolytic plating, when high-density wiring is formed by electrolytic plating on a substrate, such as a silicon wafer, etc.例文帳に追加

シリコンウェハなどの基板に電解メッキによって高密度配線を形成する際、電解メッキを行う前に、電解メッキによって形成したいパターン以外の部分の電解メッキ用導電層をあらかじめ除去しておくことによって、高密度配線を実現する。 - 特許庁

To control diffusion of wiring metal on an electron emission element film (dielectric thin film) of wiring metal and electron emission part causing deterioration of electron emission characteristics in an electron source substrate used as a electron beam source of a large screen flat type image forming device.例文帳に追加

大画面の平面型の画像形成装置の電子ビーム源として用いられる電子源基板において、電子放出特性の劣化の原因となる配線金属の電子放出素子膜（導電性薄膜）上及び電子放出部上への拡散を抑制する。 - 特許庁

A metallic electrode 5 of a flexible printed circuit board 3 is connected to a wiring electrode 4 of a wiring substrate 1 through an electrode-connecting adhesive 2 containing a thermosetting resin as a main component and further containing a latent curing agent, a polyvinyl butyral and conductive particles.例文帳に追加

熱硬化性樹脂を主成分とし、潜在性硬化剤、ポリビニルブチラール、及び導電性粒子を含有する電極接続用接着剤２を介して、フレキシブルプリント配線板３の金属電極５と、配線基板１の配線電極４が接続されている。 - 特許庁

A wiring distance is shortened, and a mounting structure 9 as a whole is miniaturized by using structure where a semiconductor device is included in wiring layers or transmission lines 6 formed on both faces of a mounting substrate 5.例文帳に追加

半導体装置１０を実装基板５の両面に形成された配線層または伝送路６等の間に内包するような構造を用いることにより配線距離を短縮することができるため、実装構造体９全体を小型化することができる。 - 特許庁

Consequently, in the upper surface of the control circuit substrate 11, a wiring enable region 19 is formed in a region corresponding to the main body 16 of the electronic component 15, and a conductor pattern 13 and other miniaturized electronic component 41 are disposed in the wiring enable region 19.例文帳に追加

これにより、制御回路基板１１の上面において、電子部品１５の本体１６に対応する領域には配線可能領域１９が形成され、その配線可能領域１９に導体パターン１３や他の小型電子部品４１が配されている。 - 特許庁

A plurality of wiring patterns 11c for lead connection are formed on the surface of the upper substrate 11, and a plurality of leads extended from the package of an electron device unit arranged on the package rest 15 are joined to the wiring patterns 11c for lead connection.例文帳に追加

そして、上基板１１の表面上に複数のリード接続用配線パターン１１ｃが形成されていて、パッケージ台１５に配置された電子素子ユニットのパッケージより延出した複数のリードがリード接続用配線パターン１１ｃに接合されるようになされている。 - 特許庁

An opening which passes through the semiconductor substrate 30 from the light-incident surface to expose the pad 45 of the wiring layer 40, and the solid-state image pick up device is constituted to supply a voltage from the outside to the pad 45 of the wiring layer 40 and the shading film 63.例文帳に追加

そして、光入射面側から半導体基板３０を貫通して配線層４０のパッド４５を露出する開口が形成されており、配線層４０のパッド４５と遮光膜６３へ外部から電圧を供給し得るように構成されている。 - 特許庁

To make compatible high flexibility and reduction in substrate capacity by double-surface mounting and reduction in material cost and further, to reduce the material cost, in comparison with a case of using a double coated wiring board as a mother board printed wiring board.例文帳に追加

両面実装による高い配線自由度および基板容積の縮小と、材料コストの削減とを両立させることが可能で、しかも、マザーボードプリント配線板として両面配線板を用いる場合に比べて、材料コストのさらなる低減を図る。 - 特許庁

A lens material made of a transparent resin material having an irregular form is mounted on a package having a light source including wiring disposed on a substrate, an LED element connected with the wiring and a transparent resin for sealing the element as a base to construct a light source module.例文帳に追加

基板上に配置した配線、配線に接続されたＬＥＤ素子、素子を封止する透明樹脂を有した光源をベースとするパッケージに対して、凹凸形状を有した透明樹脂材で形成するレンズ材を搭載し、光源モジュールを構成する。 - 特許庁

To provide a substrate inspecting apparatus, can inspect the electrical characteristics between two inspection positions of a wiring pattern, by suppressing (or by removing under prescribed conditions) the influence of the contact resistance between a terminal and the wiring pattern, while simplifying the constitution of an inspection fixture, or the like.例文帳に追加

検査治具の構成等を簡略化しながら、端子と配線パターンとの間の接触抵抗の影響を抑制（あるいは所定の条件下で除去）して配線パターンの２つの検査位置間の電気的特性を検査できる基板検査装置を提供する。 - 特許庁

To provide a method of manufacturing a multilayered printed wiring board capable of providing a multilayered printed wiring board to reduce a resistance value between substrate sheets with conductive bumps sandwiching a nonconductive sheet and connected to each other through the conductive bumps smashing into the nonconductive sheet.例文帳に追加

非導電性シートを突き破った導電性バンプを介して接続される非導電性シートを挟んだ導電性バンプ付基板シート間における抵抗値が小さくなるような多層プリント配線板が得られる多層プリント配線板製造方法を提供する。 - 特許庁