「wiring substrate」に関連した英語例文の一覧と使い方(122ページ目) - Weblio英語例文検索

To avoid generating cracks caused by a thermal expansion of an inside filler in a wiring pattern or insulation layer formed in a both-end direction of an inside through-hole, in a multiplayer printed wiring substrate provided with an outside through-hole penetrating a substrate and the inside through-hole coaxial with the outside through-hole in an central axis.例文帳に追加

基板を貫通する外側スルーホールと、中心軸が外側スルーホールと同軸の内側スルーホールと、内側スルーホールに充填される内側充填材とを備えた多層プリント配線板において、内側スルーホールの両端方向に形成される配線パターンや絶縁層に内側充填材の熱膨張に起因するクラックが生じないようにする。 - 特許庁

The semiconductor device includes a first wafer where the inductor containing a via hole plug through a first semiconductor substrate is formed; and a second wafer where a logical element is formed on a second semiconductor substrate, an inductor connecting wiring is formed on its top surface, and where the via contact plug and the inductor connecting wiring are electrically connected by joining the first wafer on the second wafer.例文帳に追加

第１半導体基板に貫通するビアホールプラグを含むインダクタが形成された第１ウェーハと、第２半導体基板に論理素子が形成され、上面にインダクタ連結配線が形成された第２ウェーハとを含んでなり、第１ウェーハを第２ウェーハ上に接合させてビアコンタクトプラグとインダクタ連結配線とが電気的に連結された構成を有する。 - 特許庁

Microstrip patch radiators 11 are formed on one surface of a laminated substrate consisting of dielectric substrates 1-3, a wiring layer 4 of a circuit pattern having a microstrip terminal and a coplanar terminal is formed on the other surface and a ground layer 5 which is the ground of the microstrip patch radiators 11 and the ground of the wiring layer 4 is formed on the same surface in the laminated substrate.例文帳に追加

誘電体基板１〜３よりなる積層基板の一方の表面にマイクロストリップパッチ放射体１１を形成し、他方の表面にマイクロストリップ端子及びコプレーナ端子を有する回路パターンの配線層４が形成され、基板内部の同一面にマイクロストリップパッチ放射体１１のグランド及び配線層４のグランドとなるグランド層５が形成される。 - 特許庁

When a plurality of unit substrates 19, 19a, 19b, 19c of a similar constitution are laminated and compressed via insulation adhesive layers 20, 20a, 20b, the projection part passes through an insulation adhesive layer and is electrically connected to a wiring pattern or conductive substance of an adjacent unit substrate, and a multilayer printed wiring substrate can be manufactured by a simple compression operation.例文帳に追加

類似する構成の複数のユニット基板19、19ａ、19ｂ、19ｃを絶縁接着剤層20、20ａ、20ｂを介して積層し圧着すると、前記突出部が絶縁接着剤層を貫通して隣接するユニット基板の配線パターン又は導電性物質に電気的に接続され、単一の圧着操作で多層プリント配線板が製造できる。 - 特許庁

According to an embodiment, a semiconductor device 10 comprises: a wiring substrate 1; a semiconductor chip laminate 2 mounted on the wiring substrate 1; an underfill layer 4 that is filled into gaps between semiconductor chips of the semiconductor chip laminate; and a sealing layer 8 of a mold resin cured product that is coated and formed outside of the semiconductor chip laminate 2 and the like.例文帳に追加

実施形態によれば、半導体装置１０は、配線基板１と、この配線基板１上に搭載された半導体チップ積層体２と、半導体チップ積層体の各半導体チップ間に充填されたアンダーフィル４層と、半導体チップ積層体２等の外側に被覆・形成されたモールド樹脂硬化物の封止層８とを備える。 - 特許庁

A ground layer is arranged in a wiring formation region A on a prepreg, a metal foil is arranged on the prepreg with the ground layer interposed so that the metal foil larger than the ground layer comes into contact with an outer peripheral part B of the wiring formation region A, and the prepreg is cured by heating and pressurization to bond the metal foil to a temporary substrate while obtaining the temporary substrate.例文帳に追加

プリプレグ上の配線形成領域Ａに下地層が配置され、下地層より大きな金属箔が配線形成領域Ａの外周部Ｂに接するように、下地層を介して金属箔をプリプレグ上に配置し、加熱・加圧によってプリプレグを硬化させることにより、仮基板を得ると同時に、仮基板に金属箔を接着する。 - 特許庁

To provide an optical fiber wiring board and a composite substrate of optical fiber electric wiring having a little restriction in wavelength of a used optical signal, facilitating the positioning between an optical fiber and an optical waveguide core, preventing easy displacement and pitch deviation of the optical fiber, facilitating the mounting of an optical element, and having an optical path conversion mirror without any restriction of dimension of the substrate.例文帳に追加

使用する光信号の波長制約が少なく、かつ光ファイバと光導波路コアとの位置合わせが容易で、光ファイバの位置ずれ・ピッチずれがしにくく、光学素子の実装が容易であり、かつ基板の大きさの制限を受けずに光路変換ミラーを備えられる光ファイバ配線板及び光ファイバ電気配線複合基板を提供する。 - 特許庁

The semiconductor device according to the present invention comprises: a semiconductor substrate; an interlayer dielectric film formed on the semiconductor substrate; a wiring disposed in the interlayer dielectric film; and a first and a second anti-fuse wiring that are connected to the wiring, face each other with a space therebetween that provides electrical insulation, and are capable of conduction through the disposition of a conductive member in the space.例文帳に追加

本発明の実施の形態に係る半導体装置は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に配置された配線と、前記配線に接続され、電気的に絶縁可能な間隔を有して対向し、前記間隔に導電部材を配置することにより導通可能な第１および第２の接続端部を有した第１および第２のアンチヒューズ配線と、を有する。 - 特許庁

The organic light-emitting display comprises a substrate 10 including cathode wiring 120 on a surface thereof; an anode electrode 130 formed on the substrate, and electrically insulated from the cathode wiring 120; an organic material layer 140 formed on the anode electrode, and forming a plurality of unit pixels; a cathode electrode 160 covering the organic material layer; and at least one electric coupling portion 150 electrically coupling the cathode wiring and the cathode electrode.例文帳に追加

カソード配線１２０を表面上に含む基板１０と、基板上に形成され、カソード配線１２０と電気的に絶縁されたアノード電極１３０と、アノード電極上に形成され、複数の単位画素を形成する有機物質層１４０と、有機物質層を覆うカソード電極１６０と、カソード配線とカソード電極とを電気的に連結する少なくとも一つの電気的連結部１５０と、を備える有機発光表示装置である。 - 特許庁

To provide a method for mounting a semiconductor element on a wiring substrate through a protrusion electrode for an external connection not containing lead (Pb), and for mitigating stress acting on a wiring layer laminated through an interlayer insulating film composed of a Low-K material in the semiconductor element from the wiring substrate during such mounting, thereby an occurrence of an interlayer detachment may be suppressed.例文帳に追加

鉛（Ｐｂ）を含有しない外部接続用突起電極を介して半導体素子を配線基板に実装する方法であって、当該実装の際に、配線基板から、当該半導体素子に於けるＬｏｗ−Ｋ材料から構成される層間絶縁膜を介して積層されている配線層に作用する応力を緩和して、層間剥離の発生を抑制することができる半導体素子の実装方法を提供することを目的とする。 - 特許庁

To protect the electric joint of an electrode terminal on a recording element substrate and the lead terminal of an electric wiring member from being broken due to thermal expansion of the electric wiring member, or the like, in an ink jet recording head comprising the recording element substrate provided with an element generating energy for ejecting ink and the electric wiring member for transmitting the driving signal of the element.例文帳に追加

インクを吐出させるためのエネルギを発生する素子が設けられた記録素子基板と、前記素子の駆動信号を伝送するための電気配線部材とを具え、加熱を伴う工程を含んで製造されるインクジェット記録ヘッドにおいて、記録素子基板の電極端子と、電気配線部材のリード端子との電気接合部分が、電気配線部材等の熱膨張に起因してリード端子に作用する力によって破壊されるのを防ぐ。 - 特許庁

The wiring forming method includes: patterning a silver halide emulsion onto at least one surface side of a substrate in accordance with a wiring pattern to form a patterned emulsion layer made of the silver halide emulsion on at least the one surface side of the substrate; exposing the patterned emulsion layer; and performing development processing for the exposed patterned emulsion layer to form a patterned conductive silver layer as the wiring pattern.例文帳に追加

配線パターンに応じて、ハロゲン化銀乳剤を基板の少なくとも片側表面上にパターニングして、前記基板の少なくとも片側表面上に前記ハロゲン化銀乳剤からなるパターン化された乳剤層を形成し、前記パターン化された乳剤層を露光した後、前記露光されたパターン化された乳剤層を現像処理して、パターン化された導電性銀層を前記配線パターンとして形成することにより、前記課題を解決する。 - 特許庁

Two kinds of modular substrates having a different pattern of wiring 6 including power supply voltage wiring 6 and ground potential wiring 6 are prepared and each modular substrate is mounted with a memory chip 2 and a control chip 3 thus realizing two kinds of multichip module having different word configuration or operation mode using identical memory chips 2.例文帳に追加

電源電圧配線６およびグランド電位配線６を含む配線６のパターンが異なる２種類のモジュール基板を用意し、これら２種類のモジュール基板にメモリチップ２およびコントロールチップ３を実装することにより、同一のメモリチップ２を使ってワード構成や動作モードといった機能の異なる２種類のマルチチップモジュールを実現する。 - 特許庁

In the method of manufacturing a semiconductor device having a barrier film having a copper diffusion preventing function on a wiring containing copper, the wiring groove TR1 is first formed on a substrate and a barrier metal layer 16 is deposited on the internal wall surface of the wiring groove, and then, a seed layer including a catalyst metal 17a for substitutional plating for forming the upper surface barrier film is formed.例文帳に追加

銅を含む配線上に銅拡散防止機能を有するバリア膜を有する半導体装置の製造方法であって、まず、基板に配線溝ＴＲ１を形成し、配線溝の内壁面にバリアメタル層１６を堆積した後、上面バリア膜形成のための置換めっき用触媒金属１７ａを含むシード層を形成する。 - 特許庁

The method of manufacturing a multilayer wiring board for forming a plurality of interlayer insulating layers and wiring on one side or both sides of a core substrate has steps of processing the surface of the wiring with a solution containing an imidazole-type silane coupling agent, cleaning it with water, and then drying it at a temperature of less than 50°C.例文帳に追加

コア基板の片面または両面に、層間絶縁層と配線を複数層形成する多層配線基板の製造方法において、前記配線表面を、イミダゾール系シランカップリング剤を含んだ溶液により処理した後、水洗を行い、さらに５０℃未満の温度において乾燥する工程を有する多層回路基板の製造方法。 - 特許庁

To provide a method for manufacturing a multilayer wiring board not having a core substrate but having a build-up layer and a supporting frame in which handling performance is sustained during production process, sufficient strength can be sustained in the multilayer wiring board being produced, and a metal layer for connecting the multilayer wiring board and an electronic component can be formed easily.例文帳に追加

コア基板を有さず、ビルドアップ層及び支持枠体を有する多層配線基板の製造方法において、製造プロセス中のハンドリング性を維持し、かつ得られる多層配線基板の強度を十分に維持できるとともに、多層配線基板と電子部品を接続するための接続用金属層を容易に形成することができる方法を提供する。 - 特許庁

The method includes a first step of forming a metal thin film for wiring lines on a glass substrate 11a, a second step of forming a resist pattern on the metal thin film by using a photomask 20 where a pattern for the wiring lines is formed, and a third step of forming the wiring lines by selectively removing the metal thin film by wet etching using the resist pattern as a mask.例文帳に追加

ガラス基板１１ａ上に、配線用の金属薄膜を形成する第１ステップと、配線用のパターンが形成されたフォトマスク２０を用いて、金属薄膜上に、レジストパターンを生成する第２ステップと、レジストパターンをマスクとして、ウェットエッチングにより金属薄膜を選択的に除去し、配線を形成する第３ステップとを備える。 - 特許庁

A substrate 1 for suspension includes an insulating layer 10, a metal support layer 11 provided on the insulating layer 10, and a wiring layer 12 provided on the insulating layer 10 to have a plurality of wiring lines and a wiring connection part 16 provided in a connection structure area to be electrically connected to an actuator element 44 through a conductive adhesive.例文帳に追加

サスペンション用基板１は、絶縁層１０と、絶縁層１０に設けられた金属支持層１１と、絶縁層１０に設けられ、複数の配線と、接続構造領域に設けられてアクチュエータ素子４４に導電性接着剤を介して電気的に接続される配線接続部１６と、を有する配線層１２と、を備えている。 - 特許庁

To provide a printed wiring board capable of preventing an anisotropic conductive material from flowing out in a face direction of a substrate, and obtaining electric and mechanical high connection reliability; a connecting structure made by electrically connecting the printed wiring board to another printed wiring board through the anisotropic conductive material; and electronic equipment provided with the connecting structure.例文帳に追加

異方性導電材が基板の面方向へ流出するのを防止でき、よって電気的及び機械的な高接続信頼性を実現できるプリント配線板、該プリント配線板が異方性導電材を介して他のプリント配線板と電気接続されてなる接続構造、該接続構造を備える電子機器の提供を課題とする。 - 特許庁

The method of manufacturing a solid-state imaging device includes: a step for forming an imaging area and a peripheral circuit area on a substrate; a step for forming a plurality of wiring patterns so that the wiring pattern density of the peripheral circuit area may be higher than that of the imaging area; and a step for forming an insulation film to embed among the wiring patterns.例文帳に追加

本発明の固体撮像装置の製造方法は、基板上に撮像領域と周辺回路領域を形成する工程と、撮像領域よりも周辺回路領域の配線パターン密度が高くなるように複数の配線パターンを形成する工程と、配線パターンの間を埋め込む絶縁膜を形成する工程を有する。 - 特許庁

To provide a wiring board that achieves the miniaturization of a wiring board while preventing an inductor from occupying a large area and allows a loaded active element to normally operate up to a high frequency band in a wiring board in which a conductor pattern, constituting the inductor, is formed on the surface or in the inside of an insulating substrate.例文帳に追加

絶縁基板の表面または内部にインダクタを構成する導体パターンが形成された配線基板において、インダクタが大きな面積を占めることがなく配線基板の小型化を実現できるとともに、搭載する能動素子を高い周波数帯域まで正常に作動させることが可能な配線基板を提供すること。 - 特許庁

The method of manufacturing a semiconductor apparatus comprises a process for forming an insulating film having a relative dielectric constant of 3 or smaller on a substrate, a process for forming wiring made of Cu in the insulating film, a process for supplying reducing gas on the wiring surface, and a process for forming the barrier film on the wiring after supplying the reducing gas.例文帳に追加

基板上に３以下の比誘電率を有する絶縁膜を形成する工程と、絶縁膜内にＣｕからなる配線を形成する工程と、配線表面上に還元性ガスを供給する工程と、還元性ガスを供給した後、前記配線上にバリア膜を形成することを特徴とする、半導体装置の製造方法を提供する。 - 特許庁

The piezoelectric oscillator is formed so that the width of a wiring pattern 114 connected with an electrode terminal for external connection via a via hole conductor 119, out of wiring patterns connected with integrated circuit element mounting pads 118 provided on the other main surface of a substrate 111, is wider than the widths of other wiring patterns.例文帳に追加

圧電発振器は、基板部１１１の他方の主面に設けられた集積回路素子搭載パッド１１８に接続されている配線パターンのうち、ビアホール導体１１９を介して外部接続用電極端子と接続されている配線パターン１１４の幅が、他の配線パターンの幅に比べて大きくなるように形成されている。 - 特許庁

To provide a semiconductor device and a manufacturing method thereof wherein the generation of its leakage current can be prevented from a shared contact into a substrate, even though it has a wiring present on a separative insulating film, side walls formed on the side surfaces of the wiring, and the shared contact whereby the wiring and an impurity diffusion layer are connected on an active region.例文帳に追加

分離絶縁膜上の配線と、この配線の側面上に形成されたサイドウォールと、配線と活性領域上の不純物拡散とを接続するシェアードコンタクトを備えた半導体装置であっても、シェアードコンタクから半導体基板へのリーク電流の発生を抑制することができる半導体装置およびその製造方法を提供する。 - 特許庁

Both the narrower frame and the suppression in voltage drop of leading wiring can be achieved by using externally attached wiring by a flexible printed circuit (FPC) or the like, for example, a sealing can, or a conduction film provided for a counter substrate as an alternative to the leading wiring that occupies a large area in the frame region.例文帳に追加

上記課題を鑑み、本発明では、額縁領域において多くの面積を占めていた引き回し配線を例えばＦＰＣなどにより外付けの配線とすること、封止缶で代用すること、対向基板に形成した導電膜で代用することにより、狭額縁化と引き回し配線の電圧降下の抑制の二つを実現することが可能となる。 - 特許庁

In a multilayered wiring board where at least an insulating resin layer and a conductor layer having a wiring pattern are made on an insulting substrate, the surface on the side of the conductor layer 2 having a wiring pattern of the insulating resin layer 1 is a base layer 4, including a coordination polymer complex consisting of metal in coordinate bond with that insulating resin layer and a ligand.例文帳に追加

絶縁性基板上に少なくとも絶縁樹脂層と配線パターンを有する導体層が形成された多層配線基板において、前記絶縁樹脂層１の配線パターンを有する導体層２側の表面が該絶縁樹脂層と配位結合をした金属と配位子からなる配位高分子錯体を含む下地層4とする。 - 特許庁

This liquid crystal display device 10 is provided, on a glass substrate 12, with scanning lines 14, common wiring 16 formed as additional capacitance lines in parallel with the scanning lines 14, and two bound lines 18A, 18B which are formed almost orthogonal to the common wiring 16 and connect the common wiring 16 with each other at both end parts thereof.例文帳に追加

本液晶表示装置１０は、ガラス基板１２上に、走査線１４と、走査線１４と平行に付加容量線として形成された共通配線１６と、共通配線１６とほぼ直交して形成され、各共通配線１６の両端部で共通配線１６をそれぞれ相互に結束する２本の結束線１８Ａ、Ｂとを備える。 - 特許庁

A test element group consists of a plurality of parallel lower- layer wiring 12 formed a the upper portion of a substrate, where a semiconductor integrated circuit is formed, an interlayer insulating film 13 for covering the area between the lower layer wiring and an upper portion, and comb-shaped upper-layer wiring 14 and 15 which is formed on the interlayer insulating film 13, while opposing each other independently.例文帳に追加

半導体集積回路が形成された基板の上部に形成された複数の平行な下層層配線１２と、下層配線間及び上部を覆う層間絶縁膜１３と、層間絶縁膜１３上に形成され、互いに独立して対向する櫛歯状の上層配線１４，１５とでテストエレメントグループが構成されている。 - 特許庁

When a wiring groove 8 and a contact hole 6 are formed on a substrate 1 with different depth using a dual damascene method, a first stopper film 9 is formed on the top layer of the film, and a second stopper film 4 is formed at such position as depth of the bottom part of the wiring groove 8, with formation of the wiring groove 8 performed in separate 2-stage processes.例文帳に追加

デュアルダマシン法を用いて、基板１上の膜に配線溝８及びコンタクトホール６をそれぞれ深さを異ならせて形成するにあたって、前記膜の最上層に第１のストッパー膜９を形成し、配線溝８の底部深さ位置に第２のストッパ膜４を形成し、配線溝８の形成を２段階の工程に分けて行う。 - 特許庁

A pair of wiring 102a, 102b is formed on a resin substrate, and then the spaces T2 between the wiring 102a, 102b and pixel electrodes 103a, 103b to be connected with the wiring 102a, 102b via MIM elements 104a, 104b are designed larger than the maximum dimensional variation T1 in the manufacturing process of the liquid crystal display device.例文帳に追加

樹脂基板上に一対の配線１０２ａ，１０２ｂを形成し、次に、この配線１０２ａ，１０２ｂにＭＩＭ素子１０４ａ，１０４ｂを介して接続される画素電極１０３ａ、１０３ｂとの間隔Ｔ２を、樹脂基板１０６の液晶表示装置の製造工程時における最大寸法変化量Ｔ１よりも大きく設計する。 - 特許庁

In the wafer collectively-contact board used to collectively test numerous semiconductor devices formed on a wafer, a GND wiring or a power supply wiring (GND pad 12c or power supply pad 12a) on a multilayer wiring substrate 10 is connected to conductive patterns 35' and 35 on a front surface of an insulating film 32 of a contact member 30.例文帳に追加

ウエハ上に多数形成された半導体デバイスの試験を一括して行うために使用されるウエハ一括コンタクトボードにおいて、 コンタクト部品３０の絶縁性フィルム３２の表面の導電性パターン３５’、３５に、多層配線基板１０におけるＧＮＤ配線又は電源配線（ＧＮＤパッド１２ｃ又は電源パッド１２ａ）を接続する。 - 特許庁

A plurality of light emitting elements 1 of a reflection type and a chip type are arranged in a matrix shape and mounted on a surface of an insulating substrate 2 having electrode wiring everywhere on the surface so as to be connected to the electrode wiring, where the plurality of the light emitting elements 1 are connected to each other in series and/or parallel with not shown electrode wiring.例文帳に追加

一面に電極配線が形成された絶縁性基板２の一面上にその電極配線と接続されるように、複数個の反射型のチップ型発光素子１がマトリクス状にマウントされ、この複数個の発光素子１は、図示しない電極配線により、それぞれが直列および／または並列に接続されている。 - 特許庁

In the liquid crystal display module provided with a liquid crystal display panel 10, a first flexible board 20 and a second flexible board 30, a wiring pattern 16 for connecting the flexible boards connecting a wiring pattern 24 of the first flexible board 20 and a wiring pattern 33 of the second flexible board 30 is formed on a transparent substrate 12 of the liquid crystal display panel 10.例文帳に追加

液晶表示パネル１０と、第１フレキシブル基板２０と、第２フレキシブル基板３０とを具備する液晶表示モジュールにおいて、第１フレキシブル基板２０の配線パターン２４と第２フレキシブル基板３０の配線パターン３３とを接続するフレキシブル基板接続用配線パターン１６を液晶表示パネル１０の透明基板１２上に形成した。 - 特許庁

Moreover, since e.g. by connecting the outer four from the outermost wiring pattern 24a as dummy wirings 24b to form a reinforcement part 26 with a width E larger than the width D of the outermost wiring pattern 24a, the wiring pattern 24 can withstand the stresses of kinks or the like, with respect to the liquid crystal panel 2 of a flexible substrate 3.例文帳に追加

また、最外側の配線パターン２４ａから例えば外側に４本をダミー配線２４ｂとして、それらを繋ぎ、当該最外側の配線パターン２４ａの幅Ｄより幅広Ｅとなる補強部２６とすることで、当該配線パターン２４をフレキシブル基板３の液晶パネル２に対する捩れなどによるストレスにも耐えられるようにできる。 - 特許庁

In a semiconductor device, a first wiring layer 20 disposed at a position closest to a semiconductor substrate 10 includes first source wiring 21 electrically connected to a source region 15 of a semiconductor element, first drain wiring 22 electrically connected to a drain region 12 of the semiconductor element, and a relay portion 23 electrically connected to a gate electrode 17.例文帳に追加

もっとも半導体基板１０側に位置する第１配線層２０は、半導体素子のソース領域１５に電気的に接続された第１ソース配線２１と、半導体素子のドレイン領域１２に電気的に接続された第１ドレイン配線２２と、ゲート電極１７に電気的に接続された中継部２３とを備えている。 - 特許庁

The electronic substrate further has a resin layer 13 to which the electronic components 20, 21 are buried while protruding the wiring connection portions 20a, 21a and an insulating layer 60 provided in the resin layer 13 so as to include the wiring connection portions 20a, 21a and a bottom surface 15a of the conductive wiring 15, and formed of an insulating material having photocuring property and thermosetting property.例文帳に追加

配線接続部２０ａ、２１ａを突出させて電子部品２０、２１が埋め込まれる樹脂層１３と、樹脂層１３上に配線接続部２０ａ、２１ａ及び導電配線１５の下面１５ａを含んで設けられ光硬化性及び熱硬化性を有する絶縁材料で形成された絶縁層６０とを備える。 - 特許庁

A semiconductor device 1 is equipped with a wiring pattern 11 that is formed on a substrate 10, an insulating film 20 that is formed to cover the wiring pattern 11, a first element chip 2 that is placed on the insulating film 20, and a conductor pillar 4 that passes through the insulating film 20 and allows the wiring pattern 11 to be electrically continuous to the first element chip 2.例文帳に追加

本発明の半導体装置１は、基板１０に形成される配線パターン１１と、配線パターン１１を覆う状態で形成される絶縁膜２０と、絶縁膜２０上に載置される第１の素子チップ２と、絶縁膜２０を貫通し、配線パターン１１と第１の素子チップ２とを電気的に導通させる導体ピラー４とを備えるものである。 - 特許庁

In an uppermost layer of the multi-layered wiring on a substrate, that is, having a plurality of layers each laminated with an interlayer insulating film provided therebetween, and having wiring formed in the respective layers; a metal member electrically connected to a node having a constant potential provided thereto is formed in a region other than regions having the wiring arranged therein.例文帳に追加

本発明では、基板上の多層配線、即ち、それぞれが層間絶縁膜を介して積層された複数の層と、それぞれの層内に形成された配線とを有する多層配線の最上位の層内において、配線が配置された領域以外の領域に、定電位が与えられるノードに電気的に接続するメタル部材が形成される。 - 特許庁

The semiconductor element mounting substrate 1 is constituted by bonding a flexible wiring board 2 where the wiring pattern 2a is formed and a semiconductor element 3 having a projection electrode 3a with an adhesion layer 4 interposed, wherein the flexible wiring board 2 has a bent portion 5 by the semiconductor element 3, and the bent portion 5 houses part of the adhesion layer 4.例文帳に追加

配線パターン２ａが形成された可撓性配線基板２と、突起電極３ａを備える半導体素子３とが接着層４を介して接合された半導体素子実装基板１であって、可撓性配線基板２は、半導体素子３の側方に屈曲部５を有し、当該屈曲部５は接着層４の一部を収容することを特徴とする。 - 特許庁

The wiring board 1 is structured such that a dielectric 4 for coating a wiring pattern 3 is formed on a substrate 2, which is formed with the wiring pattern 3 on the surface thereof; and a groove 9 is formed that spirally surrounds the outer periphery of a component mounting region 8 where the end of the wring pattern 3 is disposed, and is more recessed than the surface of the dielectric 4.例文帳に追加

配線基板１を、配線パターン３が表面に形成された基材２上に、前記配線パターン３を被覆する絶縁膜４が形成されるとともに、前記配線パターン３の一端が配置された部品搭載領域８の外周を螺旋状に周回する前記絶縁膜４の膜面より窪んだ溝部９が形成された構造とする。 - 特許庁

In the method of manufacturing the optical substrate having at least one layer of the optical wiring, an opening part for positioning is formed, for the purpose of mounting a mirror structure and the optical wiring, by using a photosensitive resin for a mounting board, thereby positioning of the optical wiring and the mirror structure is performed at a low cost and with high precision, and optical loss is reduced.例文帳に追加

少なくとも１層の光配線を有する光基板の製造方法において、実装用基板に感光性樹脂を用いることで、ミラー構造、光配線を実装するための位置合わせ用の開口部を形成することにより、光配線とミラー構造の位置合わせを安価で精度よくでき、光損失が少なくなる方法をできる。 - 特許庁

Concerning the electromigration evaluating device having evaluation wiring for electromigration evaluation composed of a metal film formed on a silicon substrate and a pad composed of the same metal as evaluation wiring formed at both the terminals of test wiring, the pad is covered with the metal film of a small thermal expansion coefficient.例文帳に追加

本発明のエレクトロマイグレーション評価装置は、シリコン基板上に形成された金属膜からなるエレクトロマイグレーション評価用の評価配線と、この試験配線の両端部に形成された評価配線と同一金属からなるパッドとを有するエレクトロマイグレーション評価装置に関して、前記パッドを熱膨張係数の小さい金属膜で被覆する。 - 特許庁

A metallic wiring 5, which is at a ground potential GND, is provided between the shield layer 3 on the surface of a semiconductor substrate 1 and an inductor 8 formed with a spiral metallic wiring while the metallic wiring 5 is connected to the shield layer 3 to lower a resistance value in the shield layer while reducing the parasitic capacitance between the inductor and shield layers.例文帳に追加

半導体基板１表面上のシールド層３と渦巻き状に形成された金属配線からなるインダクタ８との間に、接地電位ＧＮＤが与えられた金属配線５を設け、この金属配線５をシールド層３に接続することで、インダクタ−シールド層間の寄生容量を小さくしつつ、シールド層での抵抗値を低く抑える。 - 特許庁

To provide a laminate which shows excellent adhesion to an insulating film, enables formation of a conductive layer having small unevenness in the boundary surface between the insulating film and itself on an arbitrary solid surface and is suitable for a printed wiring board, and to provide the printed wiring board having highly precise wiring showing excellent adhesion to the insulating film on a substrate made by using the laminate.例文帳に追加

絶縁膜との密着性に優れ、絶縁膜との界面における凹凸が小さい導電性層を任意の固体表面に容易に形成しうるプリント配線板用として好適な積層体、及び、それを用いて形成した基板上に、絶縁膜との密着性に優れた高精細の配線を有するプリント配線板を提供する。 - 特許庁

The electronic device is provided with a lower layer wiring 12 formed so as to bury the lower layer wiring groove 11a of a first interlayer dielectric 11 formed on a substrate which is not shown in the figure, the barrier membrane 13 formed on the lower layer wiring 12, and a second interlayer dielectric 14 formed on the first interlayer dielectric 11 and the barrier membrane 13.例文帳に追加

電子デバイスは、図示しない基板上に形成された第１の層間絶縁膜１１の下層配線溝１１ａを埋め込むように形成された下層配線１２と、下層配線１２の上に形成されたバリア膜１３と、第１の層間絶縁膜１１及びバリア膜１３の上に形成された第２の層間絶縁膜１４とを備えている。 - 特許庁