例文 (999件) |
wiring substrateの部分一致の例文一覧と使い方
該当件数 : 9428件
A first wiring layer 8 is provided from the inside of the through-hole 3 to the second main surface 2b of the semiconductor substrate 2.例文帳に追加
第1の配線層8は貫通孔3内から半導体基板2の第2の主面2bに亘って設けられている。 - 特許庁
The wiring pattern 105 connecting to the pixel electrode layer 103 and the pixel controlling layer 104 is further formed to constitute the liquid crystal display substrate.例文帳に追加
さらに、103及び104に接続する配線パターン105を形成し、液晶ディスプレイ基板を構成する。 - 特許庁
An electron-beam cure resin 16 is filled between a semiconductor chip 10 and a wiring substrate 12 and is irradiated with an electron beam.例文帳に追加
半導体チップ10と配線基板12との間に電子線硬化樹脂16を充填し、電子線を照射する。 - 特許庁
To provide an aluminum nitride multilayer substrate which is extremely excellent in mounting reliability to a printed wiring board as a mother board.例文帳に追加
マザーボードであるプリント配線板に対する実装信頼性に極めて優れた窒化アルミニウム多層基を提供すること。 - 特許庁
To effectively prevent the generation of short-circuit between pattern parts constituting a wiring electrode element formed on a substrate.例文帳に追加
基板上に形成する、配線、電極、素子等を構成するパターン部間で短絡が発生するのを効果的に防止する。 - 特許庁
To provide a wiring substrate that can prevent a circuit from being damaged, without requiring high positioning accuracy for a probe pin.例文帳に追加
プローブピンの高度な位置決め精度を必要とすることなく、回路の損傷等を防止できる配線基板を提供する。 - 特許庁
Each pixel electrode 14 has an overlap part overlapping a corresponding signal wiring line when viewed from a substrate normal direction.例文帳に追加
各画素電極14は、対応する信号配線に基板法線方向から見たときに重なる重畳部を有する。 - 特許庁
A printed head includes a base plate which includes a sub-plate composed of a wiring body substrate, and a main plate for supporting the sub-plate.例文帳に追加
配線体基板よりなるサブプレートと、サブプレートを支持するメインプレートよりなるベースプレートを含むプリントヘッドとする。 - 特許庁
Wiring patterns connected with the semiconductor chip are arranged on the first principal surface between the support substrate and the semiconductor chip.例文帳に追加
支持基板と半導体チップとの間の第1主面上には、半導体チップと接続された配線パターンが配設される。 - 特許庁
The substrate body 41 is constituted with a multilayer ceramic wiring board obtained by laminating and arranging ceramic layers 51, as a body.例文帳に追加
基板本体41は、セラミック層51を積層配置してなる多層セラミック配線基板を主体として構成される。 - 特許庁
A build-up layer BU having an insulating layer 2 and a wiring layer 3 is formed on a metal substrate 1 from the insulating layer 2.例文帳に追加
金属基板1上に、絶縁層2と配線層3とを有するビルドアップ層BUを、該絶縁層2から形成する。 - 特許庁
An irregularity detecting circuit, which is provided with a connection conductor for irregularity detection (not shown), is formed in the multilayer wiring substrate 8.例文帳に追加
多層配線基板8には図示しない不正検知用接続導体を備えた不正検知回路が形成されている。 - 特許庁
The semiconductor chip has a semiconductor substrate, a wiring layer, the inductor 16, and a conductive pad 18 (a first pad).例文帳に追加
半導体チップは、半導体基板、配線層、インダクタ16、および導電性のパッド18(第1パッド)を有している。 - 特許庁
The flat substrate is heated to a prescribed temperature by generating Joule heat by supplying current to the heater wiring.例文帳に追加
このヒータ配線に電流を流してヒータ配線にジュール熱を発生させ平面基板を所定の温度に加熱する。 - 特許庁
The first inductor 310 is formed in the multilayer wiring layer 400, and is wound in a plane parallel to the first substrate 102.例文帳に追加
第1インダクタ310は、多層配線層400に形成され、第1基板102と平行な面内で巻かれている。 - 特許庁
On the seal substrate 3, a plurality of combinations of wiring are formed to be electrically connected to the component elements for the gyro sensor 1.例文帳に追加
封止基板3には、ジャイロセンサ1の構成要素に電気的に接続される複数の配線が形成されている。 - 特許庁
Metal wiring 13 containing aluminum is first formed on a semiconductor substrate 11 with an interlayer insulating film 12 disposed therebetween.例文帳に追加
まず、半導体基板11上に層間絶縁膜12を介在させて、アルミニウムを含む金属配線13を形成する。 - 特許庁
The upper device part 11A has a semiconductor element 14A, a first wiring substrate 16A and an external connection terminal 22.例文帳に追加
上部装置部11Aは、半導体素子14A、第1の配線基板16A、及び外部接続端子22とを有する。 - 特許庁
The semiconductor light emitting device is provided with a plurality of semiconductor light emitting elements on wiring patterns formed on a substrate.例文帳に追加
半導体発光装置は、基板上に形成された配線パターン上に複数の半導体発光素子を備える。 - 特許庁
The inspection method inspects the printed wiring board 1 erecting electronic parts and a plurality of pins on a substrate having a circuit.例文帳に追加
回路を有する基板上に電子部品及び複数のピンが立設されたプリント配線板1を検査する方法。 - 特許庁
The card body 1A is made of mold resin that encapsulates plural semiconductor chips mounted on a main surface of a wiring substrate.例文帳に追加
カード本体1Aは、配線基板の主面に実装された複数個の半導体チップを封止するモールド樹脂からなる。 - 特許庁
When forming the Al wiring layer ML, energy of a Al ion incident to a substrate WA is set in 30 to 90 eV.例文帳に追加
Al配線層MLの成膜に際して、基板WAに入射するAlイオンのエネルギーを30〜90eVとする。 - 特許庁
A second wiring layer 7 is provided from the inside of the through hole 3 to the principal plane 2b of the semiconductor substrate 2.例文帳に追加
第2の配線層7は貫通孔3内から半導体基板2の第2の主面2bに亘って設けられている。 - 特許庁
The arrangement of terminals of semiconductor is concentrated to a specified place whereby the wiring from the semiconductor to the printed substrate is facilitated.例文帳に追加
半導体の端子配置を特定の場所に集めることにより、半導体からプリント基板への配線を容易にする。 - 特許庁
MANUFACTURING METHOD OF OPTICAL BENCH, OPTICAL BENCH, OPTICAL MODULE, SILICON WAFER SUBSTRATE ON WHICH WIRING PATTERN AND GROOVE ARE FORMED, AND WAFER例文帳に追加
光学ベンチの製造方法、光学ベンチ、光学モジュール、配線パターンおよび溝が形成されるシリコンウェハ基板、およびウェハ - 特許庁
The semiconductor apparatus 1 includes a semiconductor device 6 mounted on a wiring substrate 2 having a plurality of connection pads 5.例文帳に追加
半導体装置1は複数の接続パッド5を有する配線基板2上に搭載された半導体素子6を具備する。 - 特許庁
To provide a high reliability wiring board, in which stripping is unlikely to take place between a core substrate and a build-up resin insulating layer.例文帳に追加
コア基板とビルドアップ樹脂絶縁層との剥離が生じ難く、高い信頼性を持った配線基板を提供する。 - 特許庁
As a result, the heat dissipation property of a wiring substrate surface is improved, and the temperature increase of the electric component can be suppressed.例文帳に追加
その結果、配線基板表面の放熱性を向上させ、電子部品の温度上昇を抑制することが出来る。 - 特許庁
A heater wiring 30 for heating is installed on one surface of the flat substrate 12 used for the flat display device.例文帳に追加
平面型表示装置に用いる平面基板12の一方の表面上に加熱用のヒータ配線30を設置する。 - 特許庁
Wiring patterns 12 and the transformer 30 are subjected to electrical continuities via the end-surface through-holes 23 of the insulating substrate 20.例文帳に追加
絶縁基板20の端面スルーホール23を介して、配線パターン12とトランス30とが電気的に導通している。 - 特許庁
The wiring board has a tantalum nitride layer, an inevitable tantalum oxinitride layer, and a rust preventive layer composed of the azole compound successively formed on a substrate.例文帳に追加
更に窒化タンタル最表面の自然酸化膜を除去すると同時に窒化タンタル膜を防錆する方法の提供。 - 特許庁
The substrate 10 is constituted by stacking an insulating layer 12 and the wiring pattern 13 on a base member 11 comprising a copper-based metal.例文帳に追加
基板10は、銅系金属からなるベース部材11に絶縁層12と配線パターン13とが積層される。 - 特許庁
A first wiring 28A for connecting to the drive circuit substrate is connected to the end of the common connecting layer 26.例文帳に追加
共通の接続層26の端部には、駆動回路基板への接続のための第1の配線28Aが接続される。 - 特許庁
To provide a photoresist, and a metal pattern forming method and a metal wiring pattern forming method capable of forming a fine pattern of a metal oxide and a metal wiring by an additive method without necessitating operations such as a high-temperature treatment or an ultraviolet ray irradiation, and a wiring substrate formed with the metal wiring by employing the metal wiring pattern forming method.例文帳に追加
フォトレジスト、高温処理または紫外線照射などの操作を要さずに、アディティブ工法で金属酸化物・金属配線の微細パターンを形成することができる金属パターン形成方法、及び金属配線パターン形成方法、並びに該金属配線パターン形成方法を用いて金属配線が形成された配線基板を提供する。 - 特許庁
In an on-chip inductor formed by metal wiring on a semiconductor substrate, the inductor is formed by the series connection of n turns of round wiring, and bypass wiring connecting the different round wiring is provided so as to reduce impedance difference in an input output end, thereby replacing the wiring order of inductor rounds as appropriate.例文帳に追加
半導体基板上の金属配線で形成されたオンチップインダクタにおいて、インダクタは巻数nの周回配線の直列接続で形成され、入出力端におけるインピーダンス差が小さくなるように、異なる周回配線同士を接続する迂回配線を設けて、インダクタ周回の配線順序が適宜入れ替わるようにする。 - 特許庁
In the semiconductor device 20, at least a portion of the end of the semiconductor element mounting wiring substrate 1 is bent so that the front side metal wiring pattern 7 has a contact with the back side metal wiring pattern 9, thus making the front side metal wiring pattern 7 and the back side metal wiring pattern 9 conductive.例文帳に追加
上記半導体装置20は、上記半導体素子搭載用配線基板1における端部の少なくとも一部が、上記表側金属配線パターン7と裏側金属配線パターン9とが接触するように屈曲されることで上記表側金属配線パターン7と裏側金属配線パターン9とを導通させている。 - 特許庁
A cell array block is formed on a semiconductor substrate 51, and a plurality of pieces of first wiring WLL, a plurality of pieces of second wiring BLL crossing the plurality of pieces of first wiring WLL, and a plurality of cell array layers MA having a memory cell MC connected between both pieces of wiring at the crossing section of the first and second wiring are laminated.例文帳に追加
セルアレイブロックは、半導体基板51上に形成されて、複数の第1の配線WLL、これら複数の第1の配線WLLと交差する複数の第2の配線BLL、及び第1及び第2の配線の交差部で両配線間に接続されたメモリセルMCを有するセルアレイ層MAを複数積層してなる。 - 特許庁
The wiring pattern 12 to which the pattern 111 is connected is connected with a wiring pattern 31 which is connected with an external terminal 21, and the wiring pattern 13 to which the pattern 112 is connected is connected with a wiring pattern 33 which is connected with a low impedance line 25, and these four wiring patterns are formed on the same straight line on a substrate.例文帳に追加
パターン部111が接続される配線パターン12は、外部端子21に接続されている配線パターン31と接続され,パターン部112に接続される配線パターン13は、低インピーダンスライン25に接続される配線パターン33と接続され、これらの4つの配線パターンは、同一直線上で基板に形成されている。 - 特許庁
To flatten an insulating resin film layer and a wiring layer to have a uniform thickness thereof in a step of exposing the wiring layer by grinding the insulating resin film layer and the wiring layer in a method of manufacturing the wiring circuit board having the insulating resin film layer and the wiring layer on a substrate.例文帳に追加
基板上に絶縁樹脂膜層と配線層とが形成された配線基板の製造方法であって、前記絶縁樹脂膜層と前記配線層とを研削して前記配線層を露出させる工程において、絶縁樹脂膜層及び配線層の膜厚が均一になるように平坦化を図ることができる方法を提供する。 - 特許庁
Since the wiring substrate 2 is coupled and fixed to the vertical frame of the U-shape frame body 1, the wiring substrates 2, 2 are reliably coupled and fixed for allocation in matrix.例文帳に追加
配線基板2は、コ字状の枠体1の上下枠に連結固定されることから、配線基板2、2を相互に確実に連結固定して全体として行列状に配置することができる。 - 特許庁
A wiring pattern 16 is provided on the chip mounting face of a substrate 12, and a plurality of solder balls 25 to be electrically connected to the wiring pattern 16 on the solder ball mounting face thereof.例文帳に追加
基板12のチップ実装面には配線パターン16が設けられ、ソルダボール実装面には配線パターン16に電気的に連結される複数のソルダボール25が実装される。 - 特許庁
On an alumina substrate 1, capacitors C1 to C3 and a wiring pattern P are formed in a thin film and part of the wiring pattern P is used as a connection land 5 to mount a bare chip 6 of a transistor Tr.例文帳に追加
アルミナ基板1上にコンデンサC1〜C3と配線パターンPを薄膜形成すると共に、配線パターンPの一部を接続ランド5としてトランジスタTrのベアチップ6を搭載する。 - 特許庁
A plurality of gate wiring 3 and source wiring 9a are disposed, in a manner orthogonally crossing each other on an insulating substrate 1, with a TFT 7 provided in proximity to the intersection of the wirings.例文帳に追加
絶縁性基板1上に、複数のゲート配線3と複数のソース配線9aが直交するように配設され、前記配線の交差部近傍にはTFT7が設けられている。 - 特許庁
In this manufacturing method of the semiconductor device, first, a wiring groove 16 is formed on an interlayer insulating film 15 formed on a substrate 11, and a porous film 20 is formed covering the inner wall of the wiring groove 16.例文帳に追加
まず、基板11上に設けられた層間絶縁膜15に配線溝16を形成し、配線溝16の内壁を覆う状態で、多孔質膜20を形成する工程を行う。 - 特許庁
This repairing method includes: detecting a missing part 34 of a wiring pattern 32 and a missing amount thereof; and preparing a paste in an amount corresponding to the missing amount and applying the paste to the wiring substrate through a dispenser 36 to cure the paste.例文帳に追加
配線パターン32の欠落箇所34とその欠落量を検出し、欠落量に見合ったペースト量を調整してディスペンサ36により塗布し硬化させる。 - 特許庁
Thereby, the mask has a sufficiently wide space between the reinforcing section 3 and a substrate on which metallic wiring is formed, and allows the metallic film for wiring to be formed so as to sneak into the backside of the reinforcing section 3.例文帳に追加
これにより、金属配線を形成する基板と補強部3との間の距離を十分に広くでき、補強部3を回り込んで配線の金属が成膜できるようになる。 - 特許庁
To realize a semiconductor multichip package suitable for increasing the number of elements, quickening the operation, and reducing the size by reducing the wiring length and wiring region for connecting a semiconductor element and a substrate.例文帳に追加
半導体素子と基板との接続配線長及び配線領域を減少し素子数の増加、動作の高速化、小型化に最適な半導体マルチチップパッケージを実現する。 - 特許庁
Then, by wiring around the branch wiring part 44 from the aperture 23 side of the case 20 to the inside of the case 30, the terminal part 46 is connected to the mounting face of the insulating substrate 12.例文帳に追加
そして、枝配線部44をケース20の開口部23側からケース30の内部に引き回すことによって、端子部46が絶縁性基板12の実装面に接続されている。 - 特許庁
A through hole wiring substrate 2 is provided with a plurality of pads 25 electrically connected with each through hole wiring 24 for reflow soldering.例文帳に追加
貫通孔配線形成基板2は、センサ基板1側とは反対側の表面に各貫通孔配線24と電気的に接続された複数の半田リフロー用パッド25が形成されている。 - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|