「clock synchronization」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The clock synchronization type semiconductor storage device comprises a clock information storage section, an operation timing forming section and a timing switching section.例文帳に追加

本発明のクロック同期式半導体記憶装置は、クロック情報記憶部、動作タイミング生成部、タイミング切替部を具備している。 - 特許庁

A serial-data generating part 25 of the transmitter 21 transmits serial data 24 and a strobe signal 27 in synchronization with the synchronization clock signal 26.例文帳に追加

送信機２１のシリアルデータ生成部２５は、同期用クロック信号２６に同期して、シリアルデータ２４およびストローブ信号２７を送信する。 - 特許庁

The TS packet synchronization section 62 establishes the synchronization of the MPEG transport packet and outputs the packet to a program clock reference PCR packet detection section 63.例文帳に追加

ＴＳパケット同期部６２は、ATM／MPEG変換部６１からのMPEGトランスポートパケットの同期を確立し、PCRパケット検出部６３に出力する。 - 特許庁

To provide a synchronization delay control circuit that copes with a low frequency clock with a comparatively small number of unit delay elements and obtains high synchronization accuracy with a high frequency clock.例文帳に追加

比較的少ない単位遅延素子数で低周波クロックに対応でき、しかも高周波クロックでの高い同期精度が得られるようにした同期遅延制御回路を提供する。 - 特許庁

In a system 1 for supplying a clock, a device 21 for supplying a clock measures frequency accuracy of an input clock and an output clock, and transmits an alarm to a network synchronization clock management device 100 when the frequency accuracy is degraded.例文帳に追加

クロック供給システム１において、クロック供給装置２１は、入力クロックおよび出力クロックの周波数精度を計測し、周波数精度が劣化した場合に、警報として網同期クロック管理装置１００に送信する。 - 特許庁

The interface chip 110 includes a clock signal synchronization circuit (DLL (Delayed Lock Loop)) thereinside, and generates a control signal synchronized with an external clock Clock input from the outside.例文帳に追加

インターフェースチップ１１０は、内部にクロック信号同期回路（ＤＬＬ）を備え、外部から入力される外部クロックＣｌｏｃｋに同期した制御信号を生成する。 - 特許庁

To appropriately deal with out-of-synchronism in which clocks are not synchronized between a master node and a slave node, in a clock synchronization system for synchronizing the clock of the slave node with the clock of the master node.例文帳に追加

スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期システムにおいて、マスタ／スレーブ間のクロックが同期していない場合の同期のズレに適切に対処する。 - 特許庁

To provide a clock synchronization circuit for generating clock output provided with a fixed frequency and data output synchronized with the clock output without depending on the state of data input.例文帳に追加

データ入力の状態に依存せず、一定周波数を持つクロック出力と、クロック出力に同期したデータ出力を生成するクロック同期回路を得ることである。 - 特許庁

Then a data extracting clock signal, synchronized with the horizontal synchronizing signal fh, is generated by a clock generating circuit 16e based on the fh synchronization system clock signal.例文帳に追加

そして、このｆｈ同期システムクロック信号をもとに、クロック生成回路１６ｅにより、水平同期信号ｆｈに同期したデータ抽出用クロック信号を生成する。 - 特許庁

To provide a clock signal synchronization circuit for synchronizing clock signals between a plurality of modules without using any externally existing common clock signal generator.例文帳に追加

外部に存在する共通のクロック信号発生器を用いることなく、複数のモジュール間におけるクロック信号の同期を得るクロック信号同期回路を提供する。 - 特許庁

The clock synchronization type set flip-flop 5 is set in synchronism with the clock signals Clock by the output of the 2-input OR circuit 4 and outputs error flag signals Er.例文帳に追加

クロック同期式セットフリップフロップ５は、２入力論理積回路４の出力によりクロック信号Ｃｌｏｃｋに同期してセットされ、エラーフラグ信号Ｅｒを出力する。 - 特許庁

According to the invention, a command signal can be subjected to a latch operation in synchronization with a clock signal not subjected to frequency division not because a command signal is latched in synchronization with a clock signal subjected to frequency division but because the command generation circuit is activated in synchronization with the clock signal subjected to frequency division.例文帳に追加

本発明によれば、分周されたクロック信号に同期してコマンド信号のラッチを行うのではなく、分周されたクロック信号に同期してコマンド生成回路を活性化させていることから、分周されていないクロック信号に同期してコマンド信号のラッチ動作を行うことができる。 - 特許庁

A frequency correcting unit 9 corrects the clock S_1 generated at the clock generator 8 by using the correction signal generated at the synchronization unit 13.例文帳に追加

周波数補正部９は、同期部１３で生成された補正信号を用いて、クロック発生器８で生成されるクロックＳ_1を補正する。 - 特許庁

The clock output circuit generates a clock signal whose phase changes in synchronization with timings at which first and second comparison results change.例文帳に追加

クロック出力回路は、第１および第２の比較結果が変化するタイミングに同期して位相が変化するクロック信号を生成する。 - 特許庁

To provide a duplexed clock phase synchronization apparatus capable of outputting a clock having no distortion, and a communication apparatus employing the same.例文帳に追加

歪みのないクロックを出力できる２重化クロック位相同期装置、およびこれを用いた通信装置を提供することである。 - 特許庁

Next, the clock synchronization part 10 compares the respective phases of the plurality of serial data with the phase of the clock oscillated by the oscillator 2.例文帳に追加

次に、クロック同期部１０は、複数のシリアルデータそれぞれの位相と、発振器２によって発振されたクロックの位相とを比較する。 - 特許庁

To provide a clock synchronizing circuit system capable of maintaining high synchronization accuracy even for an input clock of a high frequency.例文帳に追加

高い周波数の入力クロックに対しても高い同期精度を維持できるクロック同期回路システムを提供することを目的とする。 - 特許庁

A request of changing communication clock is issued, according to the communication purposes while conducting communication, and the clock is changed for both a master unit and slave units at a synchronization timing.例文帳に追加

通信中通信用途等に応じて通信クロック変更の要求を出し、同期のタイミングでマスタ、スレーブともにクロック変更する。 - 特許庁

One of the communication terminals connected to the network 105 outputs a clock synchronization packet for synchronizing the system clock as a clock master and the other communication terminal receives the clock synchronization packet as a clock slave so as to synchronize the system clock and to synchronize the time of NTP time stamp between the communication terminals.例文帳に追加

ネットワーク１０５に接続された複数の通信端末間で、通信端末の１つがクロックマスターとしてシステムクロックを同期させるためのクロック同期パケットを出力し、通信端末の他の１つがクロックスレーブとしてクロック同期パケットを受信し、当該通信端末間でシステムクロックを同期させると共に、ＮＴＰタイムスタンプの時刻合わせを行う。 - 特許庁

Then a clock for synchronization is generated based upon the 1PPS signal (b) to maintain the inter-base-station synchronism.例文帳に追加

そして、１ＰＰＳ信号ｂをもとに同期用クロック生成し基地局間同期を維持する。 - 特許庁

A circuit for forming a retard by a half period is formed in a post stage of a clock synchronization flip-flop.例文帳に追加

クロック同期フリップフロップよりも後段に、半周期の遅延を生成する回路を設ける。 - 特許庁

To provide an optical transmitter capable of precise synchronization of a data signal and a clock signal.例文帳に追加

データ信号とクロック信号の同期を精度良く行うことが可能な光送信器を実現する。 - 特許庁

To provide a synchronization control method relaxing timing constraints of a global signal even when a high speed operating clock is in use.例文帳に追加

高速な動作クロックを使用してもグローバル信号のタイミング制約を緩和できるようにする。 - 特許庁

The master delay synchronization circuit 155 counts a reference clock signal to generate a delay correction signal.例文帳に追加

マスタ遅延同期回路１５５は、基準クロック信号をカウントして、遅延補正信号を生成する。 - 特許庁

A data synchronization circuit 7 allows write data to be synchronized with the write clock and supplies the data to a write driver 8.例文帳に追加

データ同期化回路７は、ライトクロックにライトデータを同期させてライトドライバ８に供給する。 - 特許庁

To efficiently and quickly obtain a node device which selects a clock for subordinate synchronization with a master node.例文帳に追加

マスタノードと従属同期用のクロックを効率良く迅速に選択するノード装置を得ること。 - 特許庁

A deserializer part 1 includes an oscillator 2 and a clock synchronization part 10 instead of a PLL circuit.例文帳に追加

デシリアライザ部１は、ＰＬＬ回路の代わりに、発振器２とクロック同期部１０とを備える。 - 特許庁

METHOD OF CLOCK SYNCHRONIZATION FOR SDH NETWORK SERVICE AT THE TIME OF MIXTURE OF SDH NETWORK AND RELAY NETWORK例文帳に追加

ＳＤＨ網と中継網の混在時におけるＳＤＨ網サービスのクロック同期方式 - 特許庁

To realize stable recording, even if the synchronization of the wobble signal and the recording clock becomes abnormal.例文帳に追加

ウォブル信号と記録クロックの同期が異常になった場合にも安定した記録を実現する。 - 特許庁

The extracted reproduction clock is synchronized with each part using a multi-output phase synchronization circuit part.例文帳に追加

抽出された再生クロックは、多出力位相同期回路部を用いて、各部と同期させられる。 - 特許庁

When the calculated baud rate is settled within the allowable range, the counter 7 reproduces a clock for synchronization.例文帳に追加

計算されたボーレートが許容範囲内にあるならば、カウンタ７は同期用クロックを再生する。 - 特許庁

A servo clock changing in synchronization with change in rotation angle of a recording medium is counted for each servo sector.例文帳に追加

サーボセクターごとに、記録媒体の回転角変化に同期して変化するサーボクロックを計数する。 - 特許庁

This testing method of a clock synchronization type semiconductor integrated circuit goes through the following steps.例文帳に追加

本発明は、クロック同期式の半導体集積回路のテスト方法であって、以下のステップを経る。 - 特許庁

The computing unit 11 records the value of the input signal in synchronization with the input clock signal 109.例文帳に追加

演算器１１は、入力クロック信号１０９に同期して入力信号の値を記録する。 - 特許庁

Clock signals are generated on a cycle higher than a cycle corresponding to the horizontal resolution of image signals until a horizontal synchronization signal changes to a first horizontal synchronization signal level after the horizontal synchronization signal changes to a second horizontal synchronization signal level from the first horizontal synchronization signal level.例文帳に追加

水平同期信号が第１の水平同期信号レベルから第２の水平同期信号レベルに変化した後、第１の水平同期信号レベルに変化するまでの間、映像信号の水平解像度に応じた周期より高い周期でクロック信号を生成する。 - 特許庁

A clock reproduction loop is composed by using a phase comparator 3 which generates a phase error signal at a rising edge of a reproduction clock signal CLOCK, and a synchronization circuit 8 which performs a data latch operation in synchronization with a falling edge of the reproduction clock signal CLOCK is provided at a preceding stage of the digital signal processing circuit.例文帳に追加

再生クロック信号ＣＬＯＣＫの立ち上がりエッジで位相誤差信号を生成する位相比較器３を用いてクロック再生ループを構成し、再生クロック信号ＣＬＯＣＫの立ち下がりエッジに同期してデータラッチ動作を行う同期化回路８をデジタル信号処理回路の前段に設ける。 - 特許庁

The scan clock (501) is synchronized to a line synchronization signal (502) and is driven, and as regard to its cycle, in half the period of the line synchronization signal (502).例文帳に追加

スキャンクロック（５０１）はライン同期信号（５０２）と同期させ、かつ、周期としては、ライン同期信号(５０２)の半分の周期で駆動させている。 - 特許庁

To provide a semiconductor storage device for operating by synchronization with a high speed system clock even though synchronization circuits such as DLL or PLL are not used.例文帳に追加

ＤＬＬやＰＬＬなどの同期回路を用いなくとも高速なシステムクロックに同期して動作する半導体記憶装置を提供する。 - 特許庁

To provide an interface device that can realize sure and optimal transfer of data between a clock synchronization system and a self synchronization system.例文帳に追加

クロック同期システムと自己同期システムとの間において、確実に最適なデータ転送を実現することができるインタフェース装置を提供する。 - 特許庁

A timing control circuit 11 generates a vertical synchronization signal VD and a horizontal synchronization signal HD and generates the boosting clock CKV.例文帳に追加

タイミング制御回路１１は、垂直同期信号ＶＤ及び水平同期信号ＨＤを生成すると共に、昇圧クロックＣＫ_Vを生成する。 - 特許庁

In the case that the opposite network synchronization devices are in self-running state and the clock path is interrupted due to occurrence of a fault in the active system, the device reaches a self-running operation, the clock path operating information is informed of the opposite network synchronization device and the clock path is switched based on a switching control instruction of the clock path.例文帳に追加

対向する網同期装置が自走動作の場合及び現用系障害が発生してクロックパス断の際に、自走動作となり、対向する網同期装置にクロックパス運用情報を通知し、この通知によるクロックパスの切替制御指示に基づいてクロックパスを切り替える。 - 特許庁

In addition to standard Precision Time Protocol (PTP) synchronization messages or similar time synchronization messages, each clock regenerator stage receives a grand clock error message from the previous stage, updates this error message with its own stage clock error, and then transmits the updated grand clock error to the next stage.例文帳に追加

標準的な高精度時間プロトコル（ＰＴＰ）の同期メッセージまたは同様の時間同期メッセージに加えて、各クロック再生器ステージは、前のステージからグランドクロック誤差メッセージを受信し、その誤差メッセージを自身のステージクロック誤差で更新した後、更新後のグランドクロック誤差を次のステージに送信する。 - 特許庁

In the medium synchronization system, a synchronization data decoding means 114 decides the command execution time from the synchronization data start time and the command execution time recorded in the synchronization data by referring to an internal clock 112, decodes the command kind recorded in the synchronization data 22, and transmits the command information to medium synchronization command execution means 12-1 to 12-n.例文帳に追加

同期データ解読手段１１４は内部時計１１２を参照し、同期データに記録されている同期データ開始時刻、コマンド実行時間から、コマンド実行時刻を判定し、同期データ２２に記録されているコマンド種別を解読し、コマンド情報をメディア同期コマンド実行手段１２−１〜１２−ｎに送信する。 - 特許庁

Further, a signal for detecting the deviation of synchronization is produced in a producing circuit 11 of the signal for detecting the deviation of synchronization, and a recording clock is produced by a clock producing circuit 13 and a PLL circuit 14.例文帳に追加

さらに、同期ずれ検出用信号生成回路１１にて同期ずれ検出用信号が生成され、クロック生成回路１３およびＰＬＬ回路１４により記録クロックが生成される。 - 特許庁

To reduce a processing load on a slave node and also to reduce a network load concerning a clock synchronization system for clock synchronization between a master node and the slave node which are connected via a network.例文帳に追加

ネットワークを介して接続されたマスタノードとスレーブノードとの間でクロックの同期を行うためのクロック同期システムにおいて、スレーブノードの処理負荷を削減するとともに、ネットワーク負荷を軽減すること。 - 特許庁