「clock synchronization」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To shorten the time up to clock synchronization by avoiding erroneous decision due to a noise and making it possible to decide clock synchronization in spite of a phase/frequency error when performing clock synchronization decision of a QPSK signal.例文帳に追加

ＱＰＳＫ信号のクロック同期判定の際に、ノイズによる誤判定を避けるとともに、位相・周波数誤差にかかわらずクロック同期判定ができるようにし、クロック同期までの時間を短くする。 - 特許庁

To certify whether a synchronization clock is accurately obtained in a clock slave side device.例文帳に追加

クロックスレーブ側装置において、正確に同期クロックが得られているのか否かを確証可能とする。 - 特許庁

To provide a symbol synchronizing device which achieves high-speed synchronization with a clock timing and maintains the synchronized clock timing stably.例文帳に追加

クロックタイミングを高速に同期しながら、同期したクロックタイミングを安定して維持したい。 - 特許庁

The communication link transmits data, in synchronization with a first clock signal.例文帳に追加

通信リンクは第１のクロック信号に同期してデータを伝送する。 - 特許庁

To simply obtain a receiving data without having to use a clock for synchronization.例文帳に追加

同期用クロックを用いることなく、簡単に受信データを得る。 - 特許庁

MIXED DELAY LOCKED LOOP CIRCUIT AND CLOCK SIGNAL SYNCHRONIZATION METHOD THEREFOR例文帳に追加

混合型遅延固定ループ回路及びそのクロック信号同期方法 - 特許庁

BIT SYNCHRONIZATION CIRCUIT, POLYPHASE DATA-POLYPHASE CLOCK SIGNAL GENERATING CIRCUIT例文帳に追加

ビット同期回路および多相データ・多相クロック信号発生回路 - 特許庁

The clock synchronization part 10 selects serial data suitable for synchronization with the clock oscillated by the oscillator 2 based on the comparison result.例文帳に追加

そして、クロック同期部１０は、比較結果に基づいて、発振器２によって発振されたクロックとの同期に適したシリアルデータを選択する。 - 特許庁

CLOCK SYNCHRONIZATION METHOD AND RECEPTION CIRCUIT FOR SERIAL DATA TRANSMISSION例文帳に追加

シリアルデータ伝送におけるクロック同期方法及びその受信回路 - 特許庁

A clock synchronization cell group 14 of the region 10 is connected to the clock trunk wiring 11 or the clock branch wiring group 12, and a clock synchronization cell group 24 of the region 20 is connected to the clock trunk wiring 21 or the clock branch wiring group 22.例文帳に追加

領域１０のクロック同期セル群１４は、クロック基幹配線１１またはクロック支線配線群１２と接続されている一方、領域２０のクロック同期セル群２４は、クロック基幹配線２１またはクロック支線配線群２２と接続されている。 - 特許庁

A data transfer section (11) outputs a clock signal given from the clock synchronization system as a transfer request signal of the self- synchronization system and outputs received data to the self-synchronization system as data by synchronizing the data with the clock signal and outputs the data to the self-synchronization system as data.例文帳に追加

データ転送部（１１）は、クロック同期システム側から与えられるクロック信号を自己同期システム側の転送要求信号として出力し、かつ入力されたデータをクロック信号と同期をとり自己同期システム側にデータとして出力する。 - 特許庁

A CPU of a microcomputer is connected to a clock circuit and performs processes in synchronization with clock signals output from the clock circuit.例文帳に追加

マイコンのＣＰＵはクロック回路と接続されており、クロック回路から出力されるクロック信号に同期して処理を実行する。 - 特許庁

To provide a clock signal output circuit capable of correcting a synchronization gap of a multiplied clock signal to a reference clock signal.例文帳に追加

逓倍クロック信号の基準クロック信号に対する同期ずれを補正することができるクロック信号出力回路を提供する。 - 特許庁

To provide a system and an apparatus for synchronization between heterogeneous periodic clock domains capable of preventing performance degradation due to a latency increase in multi-clock domain environments, a circuit for detecting synchronization failure, and a method of receiving data.例文帳に追加

異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法を提供する。 - 特許庁

To highly precisely realize clock synchronization with the circuit of simple constitution.例文帳に追加

簡易な構成の回路により、高精度なクロック同期を確立すること - 特許庁

To provide a clock synchronization system, a clock synchronization method, a program, and a recording medium capable of achieving exact clock synchronization by reducing an effect of delay fluctuation of a network without lapsing into an unstable free running state.例文帳に追加

不安定な自走状態に陥ることなく、ネットワークの遅延変動の影響を低減することにより、正確なクロック同期を実現できるクロック同期システム、クロック同期方法、プログラム、及び記録媒体を提供する。 - 特許庁

To reduce probability of erroneous synchronization control of a regenerated clock.例文帳に追加

再生クロックの誤った同期制御が行われる確率を低減する。 - 特許庁

COMMUNICATION SYSTEM, BASE STATION DEVICE, REFERENCE CLOCK GENERATION CIRCUIT, AND SYNCHRONIZATION METHOD例文帳に追加

通信システム、基地局装置、基準クロック生成回路および同期方法 - 特許庁

The ASK (Amplitude Shift Keying) demodulating device operates in synchronization with a clock signal CLK.例文帳に追加

ＡＳＫ復調装置は、クロック信号ＣＬＫに同期して動作する。 - 特許庁

To provide a synchronization clock generating circuit which can be constituted inexpensively.例文帳に追加

安価に構成することができる同期クロック生成回路を提供する。 - 特許庁

TIME SYNCHRONIZATION INFORMATION OR SYNCHRONIZING CLOCK GENERATING SUPPLY METHOD AND APPARATUS例文帳に追加

時刻同期情報または同期クロック生成供給方法および装置 - 特許庁

METHOD AND SYSTEM FOR WRITE CLOCK SYNCHRONIZATION IN DATA STORAGE SYSTEM例文帳に追加

データ記憶システムにおける書込みクロック同期のための方法およびシステム - 特許庁

CLOCK SYNCHRONIZATION SIGNAL TRANSMISSION SYSTEM, DATA TRANSMISSION SYSTEM, AND METHOD THEREOF例文帳に追加

クロック同期信号伝送システム、データ伝送システム及びこれらの方法 - 特許庁

To reliably lock at clock synchronization without influence to a next counter as a phase comparator used for a clock synchronization system.例文帳に追加

クロック同期システムに用いる位相比較器として、次段のカウンタに影響を与えることなく、クロックの同期がとれた際に確実にロックをかけること。 - 特許庁

The VCXO 111 is controlled based on a divided value of a difference of an interval of the synchronization clock information obtained from the original clock information, and an interval of the acquiring time of the synchronization clock information measured by the regenerating clock by an interval of the synchronization clock information.例文帳に追加

ＶＣＸＯ１１１は、原クロック情報から求められる同期合わせ用クロック情報の間隔と、再生クロックにより計測される同期合わせ用クロック情報の取得時間の間隔との差を、同期合わせ用クロック情報の間隔で除した値に基づいて制御される。 - 特許庁

To satisfy both secure synchronization between input data and a regeneration clock and appropriate jitter reduction of the regeneration clock.例文帳に追加

入力データと再生クロックの確実な同期と再生クロックの適切なジッタ低減とを両立させる。 - 特許庁

The synchronization of inter-device connecting operations is acquired by a control clock CLK from a clock generating part 109.例文帳に追加

クロック生成部１０９からの制御クロックＣＬＫによりデバイス間接続動作の同期が取られる。 - 特許庁

As a result, the NE1-NE4 are in subordinate synchronization with the master clock from the main synchronous clock generator 19.例文帳に追加

この結果、ＮＥ１〜ＮＥ４は、主同期クロック発生装置１９のマスタクロックに従属同期される。 - 特許庁

The phase synchronization circuit has two different synchronization determining circuits 201, 202 that determine whether or not the multiphase clock signals are in synchronization with the reference signals.例文帳に追加

位相同期回路は、多相クロック信号と基準信号の同期を判別する２つの異なる同期判別回路２０１、２０２を備えている。 - 特許庁

The device (DA1) aids a clock synchronization device (DS1) by means of a master station (SM) in a wireless network when implementing a time synchronization procedure.例文帳に追加

装置(DA1)は時間同期手順の実行時に無線ネットワークのマスター局(SM)でクロック同期装置(DS1)を支援する。 - 特許庁

At the receiver 20 as well, a receiver-side synchronization section 3 establishes phase synchronization between the clock detected from the classical channel 52 and the clock detected at the quantum unit 2, and generates a calibration clock.例文帳に追加

受信器２０でも、受信側同期部３は古典チャネル５２から検出したクロックと量子ユニット２で検出したクロックとの位相同期をとり、較正クロックを生成する。 - 特許庁

A clock synchronization circuit 18 is provided with a phase detection part 14, a clock adjustment part 15, a system clock generation part 16 and a control part 17.例文帳に追加

クロック同期回路１８は、位相検出部１４、クロック調整部１５、システムクロック生成部１６及び制御部１７を備える。 - 特許庁

A pattern counter control part 74 is operated, in synchronization with a higher-speed clock signal 80 than the clock signal 28 by the clock circuit 84.例文帳に追加

パターンカウンタ制御部７４は、クロック回路８４による、クロック信号２８よりも高速なクロック信号８０に同期して動作する。 - 特許庁

The signal selector 102 makes a frequency select the synchronization clock information lower, if the regenerating clock approaches nearer to the original clock.例文帳に追加

信号選択器１０２は、再生クロックが原クロックに近づくに従って、同期合わせ用クロック情報を選択する頻度を低くする。 - 特許庁

A sine wave generating circuit 20 generates a sine wave signal having the same frequency of a clock in synchronization with the clock from the clock-generating circuit 12.例文帳に追加

正弦波発生回路２０は、クロック発生回路１２からのクロックに同期して、同じ周波数の正弦波信号を発生する。 - 特許庁

To provide a slave synchronization clock signal generator which supplies a clock signal without instantaneous interruption at the time of switch-over of a type of the clock signal for slave synchronization, and thereby supplies a clock signal to be supplied to equipment, having no disturbance.例文帳に追加

従属同期クロック信号生成装置に関し、従属同期用クロック信号の系切替え時に瞬断なくクロック信号を供給し、擾乱の無い装置供給用クロック信号を供給する。 - 特許庁

To provide a network synchronization device which can obtain a clock synchronized with a standard clock of a master station at a user terminal in a packet network, a clock transmitting method and a clock transmission packet network using the network synchronization device.例文帳に追加

パケット網において、マスタ局の標準クロックに同期したクロックをユーザ端末で得ることができる網同期装置、この網同期装置を用いたクロック伝達方法およびクロック伝達パケット網を提供する。 - 特許庁

To provide a synchronization-type semiconductor memory device with an external clock signal.例文帳に追加

外部クロック信号を有する同期型半導体メモリ装置を提供する。 - 特許庁

PHASE INFORMATION DETECTION CIRCUIT AND PHASE SYNCHRONIZATION SAMPLING CLOCK RECOVERY CIRCUIT例文帳に追加

位相情報検出回路および位相同期標本化クロック再生回路 - 特許庁

To achieve clock synchronization with an ISDN line network even among a plurality of gateway devices.例文帳に追加

複数のゲートウェイ装置間においてもISDN回線網とクロック同期させる。 - 特許庁

In the memory, a signal in synchronization with the memory clock signal is taken in.例文帳に追加

メモリにおいては、メモリクロック信号に同期して与えられた信号を取込む。 - 特許庁

Thereby, the synchronous clock carrying out phase synchronization with the reference phase on the disk and carrying out frequency synchronization with the wobble signal is generated in the clock signal generating circuit.例文帳に追加

これによりクロック生成回路において、ディスク上の基準位相に位相同期し、かつウォブル信号に周波数同期した同期クロックを生成する。 - 特許庁

To provide a data output circuit of a semiconductor storage capable of increasing the amplitude of a synchronization clock and minimizing the skew between data and the synchronization clock.例文帳に追加

同期クロックの振幅を増加させ、データと同期クロックのスキューを最小化できるようにした半導体記憶装置のデータ出力回路を提供する。 - 特許庁

This semiconductor integrated circuit is provided with: a clock tree circuit for delay-adjusting a clock signal by various delay amounts; and a clock synchronization circuit to which the delay-adjusted clock signal is supplied.例文帳に追加

クロック信号を種々の遅延量で遅延調整するクロックツリー回路と、遅延調整されたクロック信号が供給されるクロック同期回路とを備える。 - 特許庁

To provide a clock synchronization circuit that accurately synchronizes an external clock signal with an internal clock signal and adjusts the duty cycle of the internal clock signal up to 50%.例文帳に追加

外部クロック信号と内部クロック信号とを正確に同期させ、内部クロック信号のデューティーサイクルを５０％にすることができるクロック同期回路を提供すること。 - 特許庁