「clock synchronization」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The synchronization circuit is so designed as to generate a clock signal and to output the clock signal based on a time profile for a signal of a status input part 3 and a signal of a second clock input part 4 to a clock signal output part 621.例文帳に追加

同期回路はクロック信号を生成し、状態入力部３の信号用の時間プロファイルと、第２クロック入力部４の信号とに基づく該クロック信号を、クロック信号出力部６２１に出力するように、設計される。 - 特許庁

The electronic apparatus is provided with a function that always executes a synchronization check between a timing clock of data delivered through a serial interface cable and a timing clock generated by each electronic apparatus and synchronization between them even in an idle state of each electronic apparatus which receives no data.例文帳に追加

データを受領してないアイドルの状態でも、シリアルインタフェースケーブルに流れるデータのタイミングクロックと、自己が生成しているタイミングクロックとの同期チェックと同期合わせを常時、実施する機能を設ける。 - 特許庁

The clock master 101 transmits the packet for voice synchronization while spacing an interval (e.g., 24 hours) when the frequency deviation of a voice clock is larger than shake width of an arrival time of the packet for voice synchronization to the terminal 103.例文帳に追加

クロックマスタ１０１は、音声同期用パケットの端末１０３への到達時間のゆれ幅より音声クロックの周波数偏差が大きくなる時間間隔（例えば２４時間）を空けて音声同期用パケットを送信する。 - 特許庁

The data output circuit includes: the data output control section for receiving a clock signal and generating a clock pulse having a predetermined pulse width; a first data output section for outputting the first data in synchronization with the clock pulse; and a second data output section for outputting the second data in synchronization with the clock pulse.例文帳に追加

クロック信号を受信して所定のパルス幅を持つクロックパルスを生成するデータ出力制御部と、前記クロックパルスに同期して第１データを出力する第１データ出力部と、前記クロックパルスに同期して第２データを出力する第２データ出力部と、を含むデータ出力回路を提供する。 - 特許庁

While operating in synchronization with the internal clock signal, the control value creation block receives a target value synchronizing with an external clock signal from outside, which has a lower frequency than the internal clock signal, and creates the control value which changes in synchronization with the internal clock signal based on the received target value.例文帳に追加

ここで、制御値生成ブロックは、内部クロック信号に同期して動作するとともに、外部から、内部クロック信号よりも低い周波数を有する外部クロック信号に同期して目標値を受信し、受信した目標値に基づいて、内部クロック信号に同期して変化する制御値を生成する。 - 特許庁

A game data distribution device 100 uses an own clock generating section 180, a clock selection section 160 and a clock generating section 120 to generate a reference clock that is a reference signal for synchronization, uses a clock/data superimposing section 170 to superimpose the reference clock onto game data and distributes the result to a game device 200 as distribution data.例文帳に追加

ゲームデータ配信装置１００において、自クロック生成部１８０、クロック選択部１６０およびクロック生成部１２０を用いて同期の基準となる基準クロックを生成し、クロック・データ重畳部１７０を用いて基準クロックとゲームデータを重畳させ、配信データとしてゲーム装置２００に配信する。 - 特許庁

A conversion section 81 converts an asynchronous transfer mode ATM cell to an MPEG transport packet, outputs the converted packet to a synchronization section 84, generates a clock synchronously with a clock of a network on the basis of the received ATM cell and outputs the clock to a PLL circuit 82.例文帳に追加

変換部８１は、ATMセルをMPEGトランスポートパケットに変換し、同期部８４に出力し、また受信したATMセルに基づいてネットワークのクロックに同期したクロックを生成し、PLL回路８２に出力する。 - 特許庁

A master LSI 10 and a slave LSI 120 generate operation clocks synchronized with the same synchronization clock, the operation clocks are counted by operation counters 15, 25, to generate respectively the first word clock and the second word clock.例文帳に追加

マスタＬＳＩ１０とスレーブＬＳＩ２０は、同じ同期クロックに同期した動作クロックを生成し、その動作クロックを動作カウンタ１５，２５でカウントして第１ワードクロックと第２ワードクロックをそれぞれ生成する。 - 特許庁

To provide a clock synchronization circuit of a switching power supply that enables the output of a signal synchronous with an internal clock or an external clock while suppressing the complication of the circuit and an increase in the number of terminals.例文帳に追加

スイッチング電源において、回路の複雑化、端子の増加を抑制して、内部クロックまたは外部クロックに同期した信号を出力させることができるクロック同期回路を提供する。 - 特許庁

A down counter 22 is a counter for subtracting one clock by one clock from a predetermined initial value that has been set in synchronization with a control clock CLK2 for which a frequency supplied by a frequency spread IC14 is spread.例文帳に追加

ダウンカウンタ２２は、セットされた所定の初期値から周波数拡散ＩＣ１４が供給する周波数を拡散した制御クロックＣＬＫ２に同期して、１クロックずつ減算するカウンタである。 - 特許庁

An operation control signal (Iref) for an oscillator (3) for generating an internal clock signal (CLK1) subjected to phase synchronization with the phase of a basic clock signal (BCLK) is given to a second internal clock generation circuit (10).例文帳に追加

基本クロック信号（ＢＣＬＫ）に位相同期した内部クロック信号（ＣＬＫ１）を生成する発振器（３）に対する動作制御信号（Ｉｒｅｆ）を、第２の内部クロック発生回路（１０）に与える。 - 特許庁

To provide a phase synchronization circuit that can synchronize a phase of a clock signal from a data transmitter with a phase of a clock signal of a data receiver without the need for receiving the clock signal from the data transmitter.例文帳に追加

データ送信装置からクロック信号を入力することなく、データ送信装置のクロック信号と、データ受信装置のクロック信号との位相の同期をとることができる位相同期回路を提供する。 - 特許庁

To provide a circuit in a chip receiving data synchronously with a clock, that takes synchronization between the data and the clock with high accuracy by delaying only the clock without delaying the data.例文帳に追加

クロックに同期してデータを受信するチップにおいてデータに対して遅延をかけることなく、クロックにのみ遅延をかけることで精度良くデータとクロックとの同期を取るための回路を提供する。 - 特許庁

The multiple optical clock signal is input to a second mode synchronization semiconductor laser 24 for outputting a reproduction optical clock signal 26 having a bit rate coinciding with the repetition frequency f(GHz) of the multiple optical clock signal.例文帳に追加

第2モード同期半導体レーザ24には、多重光クロック信号が入力されて、多重光クロック信号の繰り返し周波数f(GHz)と一致したビットレートの再生光クロック信号26が出力される。 - 特許庁

To stably generate a sampling clock without deteriorating performance and without having any problem in a side effect manner with respect to any synchronization signal of a standard synchronization signal and a non-standard synchronization signal.例文帳に追加

標準的な同期信号、非標準的な同期信号のどのような同期信号に対しても、性能を劣化させず、副作用的な問題もなく、安定的にサンプリングクロックを発生することを目的とする - 特許庁

To automatically perform network synchronization without being conscious of the fact that a specified channel is a channel exclusive for a fixed clock path.例文帳に追加

特定のチャネルが固定クロック・パス専用チャネルであることを意識せずとも、自動的に網同期を行う。 - 特許庁

To provide a clock synchronization device wherein the leakage current and the chip size can be reduced.例文帳に追加

漏洩電流を減少させ、チップ面積を減少させることができるクロック同期装置を提供すること。 - 特許庁

This device has a burst mode for serially reading data of a plurality of bits in fixed order in synchronization with both edges of a clock.例文帳に追加

複数ビットのデータをクロックの両エッジに同期して固定順序でシリアルに読み出すバーストモードを有する。 - 特許庁

The PLC allows an internal clock 217 to be synchronized with standard time by using the transmitted time synchronization information.例文帳に追加

ＰＬＣは、伝送された上記時刻同期情報を用いて内部時計２１７を標準時刻に同期させる。 - 特許庁

To eliminate the need for phase matching between a phase of an input signal and a phase of a self-running clock signal in a network synchronization circuit.例文帳に追加

入力信号の位相と網同期回路内の自走クロック信号との位相合わせ込みを不要とする。 - 特許庁

To attain with a simple consfiguration initial synchronization of a clock signal, even for a modulation system other than orthogonal modulation.例文帳に追加

簡単な構成で、直交変調以外の変調方式の場合でもクロックの初期同期を可能にする。 - 特許庁

To provide a synchronization method of easily synchronizing the operation clock of a radio base station with an Internet communication method.例文帳に追加

インターネット通信方式搭載の無線基地局の動作クロックを容易に同期させる同期方法を提供する。 - 特許庁

To attain synchronization of serial communication without increasing a signal line in addition to a clock signal line and a data signal line.例文帳に追加

クロック信号線及びデータ信号線以外に信号線を増やすことなく、シリアル通信の同期を可能とする。 - 特許庁

A data demodulation part 34 sequentially reads the serial data 24 by bit in synchronization with the demodulation clock signal 36.例文帳に追加

データ復調部３４は、復調用クロック信号３６に同期してシリアルデータ２４を１ビットずつ順次読込む。 - 特許庁

To transmit an image signal and a signal that differs from the image signal requiring synchronization with a clock signal.例文帳に追加

画像信号と共にクロック信号による同期を必要とする画像信号と異なる信号を送信する。 - 特許庁

To apply plural clock synchronization circuits to plural programs and to prevent an error accompanying the re-stamping of a PCR value.例文帳に追加

複数の番組に対し複数のクロック同期回路を適用してＰＣＲ値の再スタンピングに伴う誤差を防ぐ。 - 特許庁

To provide a radio set implementing clock synchronization without increasing wiring between a front end portion and a base band portion.例文帳に追加

フロントエンド部とベースバンド部間の配線を増大させずにクロック同期を実現可能な無線機を提供する。 - 特許庁

Thus, a receiving side can detect start timing of training while surely maintaining clock synchronization.例文帳に追加

これによって、受信側ではクロック同期を確実に保ちながら、トレーニングの開始タイミングを検出することができる。 - 特許庁

The arithmetic unit 13 computes the digital data in synchronization with the pixel clock (p) and outputs luminance data for every pixel.例文帳に追加

演算装置１３は画素クロックｐに同期してデジタルデータを演算し１画素毎の輝度データを出力する。 - 特許庁

The A/D converter 12 converts the analog electric signal into digital data in synchronization with the A/D conversion clock (a).例文帳に追加

Ａ／Ｄ変換器１２はＡ／Ｄ変換クロックａに同期してアナログ電気信号をからデジタルデータに変換する。 - 特許庁

To provide a technique in which a clock synchronization circuit of a demodulation circuit of radio communication is configured of only digital circuits.例文帳に追加

無線通信の復調回路のクロック同期回路をディジタル回路のみにより構成する技術を提供する。 - 特許庁

D/A converters 40-46 convert digital audio signals into analog signals, in synchronization with the word clock selected.例文帳に追加

ＤＡコンバータ４０〜４６は、選択されたワードクロックに同期して、デジタル音声信号をアナログ信号に変換する。 - 特許庁

The data transfer means 123 supports a single edge synchronization mode in which data is transferred in synchronization with either one of a rising edge and a falling edge of the clock signal, and a double edge synchronization mode in which data is transferred in synchronization with both the rising edge and the falling edge.例文帳に追加

データ転送手段１２３は、クロック信号の立ち上がりエッジ及び立下りエッジの一方に同期してデータを転送するシングルエッジ同期モード、または、立ち上がりエッジと立下りエッジとの双方に同期してデータを転送するダブルエッジ同期モードに対応する。 - 特許庁

The legacy IP converter 12-2 set as the first clock slave performs clock synchronization by controlling a clock frequency of a variable clock unit so that a receiving buffer amount stored in a receiving buffer of a one specified channel of the legacy IP converter 12-1 set as a clock master becomes stable at a center value.例文帳に追加

第１クロックスレーブを設定したレガシーＩＰ変換器１２−２は、クロックマスタを設定したレガシーＩＰ変換器１２−１の特定１チャネルの受信バッファに蓄積された受信バッファ量をセンタ値に安定するように可変クロック部のクロック周波数を制御してクロック同期する。 - 特許庁

To provide a digital network synchronization system with a small scale and a simple configuration that can take network synchronization of an entire system while eliminating the need for a network clock transmission line.例文帳に追加

網クロック伝送用線を排除した上でシステム全体の網同期をとり得る小規模で簡素に構成され得るデジタル網同期システムを提供すること。 - 特許庁

A synchronization detection circuit 12 and an address decoder 9 detect and demodulate the address signal recorded on the optical disk 1 in synchronization with the wobble signal with the recording clock signal.例文帳に追加

動機検出回路１２、アドレスデコーダ９は、ウォブル信号に同期して光ディスク１に記録されたアドレス信号を記録用クロック信号で検出及び復調する。 - 特許庁

The communication system such as a digital door phone has a clock master 101 for transmitting a packet for voice synchronization, and a terminal 103 for receiving the packet for voice synchronization.例文帳に追加

デジタルドアホン等の通信システムにおいて、音声同期用パケットを送信するクロックマスタ１０１と、音声同期用パケットを受信する端末１０３とを有する。 - 特許庁

To achieve stable and accurate time synchronization and clock frequency synchronization even in such a network environment that much jitter caused by congestion is present between a client device and a server device.例文帳に追加

クライアント装置とサーバ装置との間で、輻輳などによるジッタの多いネットワーク環境でも、安定して高精度な時刻同期またはクロック周波数同期を実現すること。 - 特許庁

A switching power supply circuit 10A includes a power transistor 11, a switching control circuit 12, an oscillator 13, a clock synchronization circuit 14, a clock switch 15, a clock input/output terminal 16, a clock phase shifter circuit 17, and a setting terminal 18.例文帳に追加

スイッチング電源回路１０Ａが、パワートランジスタ１１と、スイッチング制御回路１２と、発振器１３と、クロック同期回路１４と、クロック切替器１５と、クロック入出力端子１６と、クロック位相シフト回路１７と、設定端子１８を具備する。 - 特許庁

In this clock generating circuit receiving a reset signal PLL- RST, a computing element 12 measures the period of the input clock IN and calculates a count for synchronization between a delay clock DL-PUT and an input clock IN on the basis of the measured period and sets the count to a counter 13.例文帳に追加

リセット信号PLL-RSTが入力されると、演算器１２は、パルスカウンタ９で入力クロックINの周期を計測し、その値にもとづいて、遅延クロックDL-OUTと入力クロックINが同期するための計数値を算出し、カウンタ１３へ設定する。 - 特許庁

To provide a frame synchronization system of a base station for mobile communication that can perform correct frame synchronization even at a base station that can not use a clock signal supplied from a network side as a clock signal to be reference.例文帳に追加

基準となるクロック信号としてネットワーク側から供給されるクロック信号が使用できない基地局においても正確なフレーム同期が可能となる移動体通信用基地局のフレーム同期方式を提供すること。 - 特許庁

The data control part 40 outputs a data signal DT2 read out from the synchronous SRAM 2 in synchronization with the leading phase clock signal CK to the processor 1 as a data signal DT1 in synchronization with the clock signal CK.例文帳に追加

データ制御部４０は、位相の進んだクロック信号ＣＫに同期して同期式ＳＲＡＭ２から読み出されたデータ信号ＤＴ２を、このクロック信号ＣＫに同期してデータ信号ＤＴ１としてプロセッサ１へ出力する。 - 特許庁

To provide a method of control for a delay locked loop which generates a stable clock, a semiconductor device including the delay locked loop and a system which is operated by the clock synchronization.例文帳に追加

安定したクロックを発生するディレイロックドループ、当該ディレイロックドループを含む半導体装置およびクロック同期により動作するシステムのための制御方法を提供する。 - 特許庁

Thus, even when the cable is disconnected by mistake, the in-device clock is continuously outputted independently utilizing the synchronizing signal pulse received just before the synchronization with the DCS clock.例文帳に追加

このため、ケーブルが誤って抜けたとしても、ＤＣＳクロックと同期した直前までの同期信号パルスによって装置内クロックを自走出力し続けることができる。 - 特許庁

A data transmitting means 1c transmits transmission data to the data receiving means 2d of the communication equipment 2, in synchronization with the transmission clock to be transmitted from the clock transmitting means 1a.例文帳に追加

データ送信手段１ｃは、クロック送信手段１ａが送信する送信クロックに同期して、送信データを通信装置２のデータ受信手段２ｄに送信する。 - 特許庁