「clock synchronization」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A synchronization management device 14 and a pulse waveform monitoring device 12 each generates a system clock, and counts the trigger pulse to generate a pulse number.例文帳に追加

同期管理装置１４及びパルス波形監視装置１２は、各システムクロックを生成し、且つトリガパルスを計数してパルス番号を生成する。 - 特許庁

To achieve a receiver which can perform communication maintaining high communication efficiency in high speed serial communication without performing clock synchronization.例文帳に追加

クロックの同期を行うことなく高速のシリアル通信で高い通信効率を維持しながら通信を行うことが可能な受信装置を実現する。 - 特許庁

Through the existing digital lines, the private radio base stations are fed with powers and required clock signals for the radio synchronization.例文帳に追加

また、既存のデジタル回線を介して、構内無線基地局への電源供給、及び、無線同期に必要なクロック信号の供給を行う。 - 特許庁

This semiconductor integrated circuit is provided with: a clock generation circuit 10 having a self-traveling mode and a multiplication mode; an internal circuit 40 capable of operating in synchronization with a clock signal generated by the clock generation circuit; an oscillation circuit 30 generating a reference clock signal; and an operation mode control circuit 20 capable of controlling changeover between the normal mode and the waiting mode.例文帳に追加

自走モードと逓倍モードとを備えたクロック生成回路（１０）と、上記クロック生成回路によって生成されたクロック信号に同期動作可能な内部回路（４０）と、基準クロック信号を生成する発振回路（３０）と、通常モードと待機モードとの切り換えを制御可能な動作モード制御回路（２０）とを設ける。 - 特許庁

To avoid useless switching operation of a synchronization shift register and to reduce power consumption, in a synchronization circuit which is provided with a reception register which takes in data from a transmitting side device and holding it and a synchronization shift register which shifts holding data of this reception register synchronizing with an internal clock.例文帳に追加

送信側装置からデータを取り込んで保持する受信レジスタと、この受信レジスタの保持データを内部クロックに同期してシフトする同期化シフトレジスタとを備えた同期化回路において、同期化シフトレジスタの無駄なスイッチング動作を回避し、消費電力を低減する。 - 特許庁

A mis-synchronization phase detection section 13 detects whether or not a phase difference between a data signal DATA and a clock signal CLK is in existence within a range where mis-synchronization may take place, and an output fix section 14 fixes a phase detection signal PHDT to a prescribed value when the phase difference is in existence within the mis- synchronization phase range.例文帳に追加

誤同期位相検出部１３は誤同期する可能性のある位相範囲内に、データ信号DATAとクロック信号CLKの位相差が存在するか検出し、出力固定部１４は該位相差が誤同期位相範囲内に存在すれば位相検出信号PHDTを一定値に固定する。 - 特許庁

The sampling synchronization pulse output unit counts each sampling time as the number of pulses of the crystal oscillator with the rising point of the GPS clock as a start point, and when the number of pulses is attained, outputs a sampling synchronization pulse.例文帳に追加

サンプリング同期パルス出力部は、ＧＰＳクロックの立ち上がり点を開始点としてそれぞれのサンプリングタイムを水晶発振器のパルス数としてカウントし、そのパルス数に到達すると、サンプリング同期パルスを出力する。 - 特許庁

To provide a recording and reproducing device that can output normal video data even when synchronization of a frame pulse is disturbed and always keep synchronization of the outputted video data and stability of a clock frequency.例文帳に追加

フレームパルスの同期が乱れた場合でも、正常な映像データが出力されると共に、出力される映像データの同期およびクロック周波数の安定が常に保たれた記録再生装置を提供すること。 - 特許庁

When the E system selection signal is circulated through the E system transmission line and the changeover of the clock path operating system of the network synchronization devices 112, 114 is terminated, self-running is stopped and the clock path active system is switched to the E system transmission line.例文帳に追加

Ｅ系選択信号がＥ系伝送路を一巡して網同期装置１１２、１１４のクロックパス運用系の切り替えが終了すると、自走を停止して、クロックパス運用系をＥ系伝送路に切り替える。 - 特許庁

In addition, the pressure transducer is provided with a serial data/ address signal line 14 and a serial clock signal line 15 to transfer the correction data of read-only memory, and an address signal and data signal of the memory are serially transferred in synchronization with a clock signal.例文帳に追加

また、読出し専用メモリの補正データを転送するシリアルデータ／アドレス信号線１４とシリアルクロック信号線１５を備え、メモリのアドレス信号及びデータ信号をクロック信号に同期させて直列に転送する。 - 特許庁

A parallel-serial conversion unit 22 of a transmitting circuit 20 multiplexes n signals synchronizing with a transmission clock which is a high speed of n times (n is two or more integer) or more than a synchronization clock CK_SYNC, and converts to a serial form.例文帳に追加

送信回路２０のパラレルシリアル変換部２２は、同期クロックＣＫ＿ＳＹＮＣよりもｎ倍（ｎは２以上の整数）以上高速な伝送クロックに同期してｎ本の信号を多重化してシリアル形式へ変換する。 - 特許庁

A synchronization device 110 receiving a channel clock 151 from a channel IF unit 150 and a PPS 201 from a GPS receiver 200 generates a timing clock 117 described later by using them.例文帳に追加

回線ＩＦ装置１５０から回線クロック１５１を供給され、ＧＰＳ受信装置２００からＰＰＳ２０１を供給された同期装置１１０は、これらを利用して後述するタイミングクロック１１７を生成する。 - 特許庁

The writing of data Din <3:0> to the RAM 101 is made to an address that is specified by a write address in synchronization with the leading edge of the clock CLK being fed to a clock terminal CLW.例文帳に追加

ＲＡＭ１０１へのデータＤｉｎ＜３：０＞の書き込みは書き込みは、クロック端ＣＬＷに与えられたクロックＣＬＫの立ち上がりに同期して、書き込みアドレス２２によって指定されるアドレスに対して行われる。 - 特許庁

In a clock synchronization circuit, (a) an oscillator generating an internal clock includes a hysteresis inverter (INV1) 33, a resistor (R1) 34, and an external capacitor (COSC) 31 and the oscillation frequency of an output signal (VOSC) 35 from the oscillator is arbitrarily adjusted by using a value of the external capacitor (COSC) 31.例文帳に追加

(ａ)ヒステリシスインバータ(INV1)33、抵抗(R1)34および外付けコンデンサ(COSC)31で内部クロックを生成する発振器を構成し、その出力信号(VOSC)35の発振周波数は外付けコンデンサ(COSC)31の値で任意に調整する。 - 特許庁

To provide a digital broadcast receiver that realizes a reference clock output section with a non-feedback type oscillator by avoiding the use of a voltage-controlled oscillator causing a factor of cost increase in order to take system clock synchronization with a transmitter side.例文帳に追加

デジタル放送受信機において、送出側とシステムクロック同期をとるために、コストアップの一因となる電圧制御発振器の使用を避け、無帰還型の発振器を有するリファレンスクロック出力部を実現すること。 - 特許庁

The input stop circuit and output stop circuit stop a PLL input clock and a PLL output clock in the start timing of a front porch of a vertical synchronization signal during the resolution switching.例文帳に追加

入力停止回路及び出力停止回路は、ＣＰＵ１１の制御の下、解像度切替の際、垂直同期信号のフロントポーチの開始タイミングでＰＬＬ入力クロックとＰＬＬ出力クロックを阻止する。 - 特許庁

To prevent a condition of synchronization from becoming adverse when an input of a reference clock (fi) is recovered again even when there is a few difference in frequencies of (fi)and an output clock (fo) when the input of (fi) is interrupted.例文帳に追加

リファレンスクロック（ｆｉ）の入力が断になったときにこのｆｉと出力クロック（ｆｏ）との周波数にわずかな差があっても、再びｆｉの入力が復帰したときに、同期の具合が悪化しないようにする。 - 特許庁

The synchronization unit 40 outputs a clock signal with a frequency corresponding to the input rate and the output rate on the basis of the control signal and outputs the clock signal to an input interface unit 38 and an output interface unit 39.例文帳に追加

同期部４０は、制御信号に基づいて、入力速度及び出力速度に対応した周波数のクロック信号を生成して入力インタフェース部３８、出力インタフェース部３９へ出力する。 - 特許庁

The reading of data Dout <3:0> from a 2-port-type RAM 101 is made to an address that is specified by a reading address 21 in synchronization with the trailing edge of a clock CLK that is fed to a clock terminal CLR.例文帳に追加

２ポート型のＲＡＭ１０１からのデータＤｏｕｔ＜３：０＞の読み出しは、クロック端ＣＬＲに与えられたクロックＣＬＫの立ち下がりに同期して、読み出しアドレス２１によって指定されるアドレスに対して行われる。 - 特許庁

Namely, a control part 14 obtains a scanning position from a scanning synchronization signal and a video clock, and outputs a light quantity increase and decrease command signal and a correction clock to a light quantity correction counter 16 so as to perform a predetermined light quantity control.例文帳に追加

すなわち、制御部１４は、走査同期信号とビデオクロックから走査位置を求め、所定の光量制御が行えるように光量補正カウンタ１６へ、光量増減指示信号と、補正クロックを出力する。 - 特許庁

A column address signal CAj is serially input to a column address decoder 11 in synchronization with an outer clock CLK from a higher-order bit to a lower-order bit in sequence.例文帳に追加

カラムアドレス信号ＣＡｊは、外部クロックＣＬＫに同期して、上位ビットから下位ビットへ順にカラムアドレスデコーダ１１にシリアル入力される。 - 特許庁

To provide a control apparatus for preventing generation of communication errors in start/stop synchronization type communication, even when using a frequency spread reference clock.例文帳に追加

周波数拡散をした基準クロックを使用しても、調歩同期式通信における通信エラーの発生を防止した制御装置を提供すること。 - 特許庁

To obtain a clock reproducing circuit in which a circuit scale is reduced, high-speed operation is enabled, and a bit error hardly occurs without damaging a high-speed response (high-speed synchronization).例文帳に追加

高速応答（高速同期）を損なうことなく、回路規模が小さく高速動作可能であり、ビット誤りを起こし難いクロック再生回路を得る。 - 特許庁

To provide a horizontal synchronization reproducing method and device capable of obtaining a stable clock by reducing the influence of noise included in a video signal.例文帳に追加

映像信号中に含まれるノイズの影響を低減して、安定したクロックを得ることが可能な水平同期再生方法および装置を提供する。 - 特許庁

The N-line M-stage shift register circuit 101 and the comparators 103 are operated in synchronization with a clock signal CK at several hundreds MHz.例文帳に追加

前記Ｎ行並列配置Ｍ段のシフトレジスタ回路１０１と前記比較回路１０３とは、数百ＭＨｚのクロック信号ＣＫによって動作する。 - 特許庁

To discourage coming out of synchronization of a clock data recovery circuit even if a no signal period occurs in the data output from a device for a portable terminal.例文帳に追加

携帯端末用デバイスから出力されるデータに無信号期間が発生した場合でもクロックデータリカバリ回路の同期外れを生じさせないようにする。 - 特許庁

A signal (signal for judging synchronization) to rise by being synchronized with one signal and to fall by being synchronized with the other of the two clock signals is generated.例文帳に追加

２つのクロック信号のうち、一方の信号に同期して立ち上がり他方の信号に同期して立ち下がる信号（同期判定用信号）を生成する。 - 特許庁

To provide a data input/output control circuit absorbing synchronization deviation by a clock speed difference between different systems to keep a buffer use amount stable.例文帳に追加

異なるシステム間のクロック速度差による同期ずれを吸収し、バッファ使用量を安定に保たれるデータ入出力制御回路を提供する。 - 特許庁

When data are inputted, in a circulation type shift register SR-A on an upper stage, data of a logic "1" shifts to the right (positive direction) in synchronization with a clock.例文帳に追加

データ入力があった場合、上段の循環型シフトレジスタＳＲ−Ａでは、クロックに同期して論理「１」のデータが右方向（正方向）にシフトしていく。 - 特許庁

When data to another device is inputted, synchronization with the clock signal CLK is obtained by the internal circuit 12 and the interface circuit 11 and, then, the data is transmitted.例文帳に追加

他の装置宛のデータが入力された場合、内部回路１２及びインタフェース回路１１によりクロック信号ＣＬＫに同期をとってデータが送信される。 - 特許庁

The timing when the switching circuit 9 switches is controlled by a switching control circuit 10 based on a horizontal synchronization signal Hsync and the reference clock CK_g.例文帳に追加

切替回路９による切り換えのタイミングは、切替制御回路１０により、水平同期信号Ｈsyncおよび基準クロックＣＫg に基づいて制御する。 - 特許庁

To provide a method and system for correcting inaccurate time synchronization caused by internal asymmetric delays in a device with a local clock.例文帳に追加

ローカルクロックを有する装置において、装置の内部非対称遅延によって生じる不正確な時間的同期を補正するための方法およびシステムを提供する。 - 特許庁

A shift register circuit 10 is composed of a plurality of cascade-connected latch circuits 12 that latch an input signal in synchronization with a clock signal and output a resultant signal.例文帳に追加

クロック信号に同期して入力信号をラッチして出力するラッチ回路１２を複数カスケード接続してシフトレジスタ回路１０を構成する。 - 特許庁

A functional block FA outputs output data Y1 and Y2 corresponding to an inputted function pattern in synchronization with a clock signal equal to the actual working speed.例文帳に追加

機能ブロックＦＡは、実動作速度に等しいクロック信号に同期して、入力されるファンクションパターンに応じた出力データＹ１，Ｙ２を出力する。 - 特許庁

The common burst synchronization 4 is generated so that transmission rates in downlink directions P2, U2, C2 from the satellite are an integral multiple of a network clock reference.例文帳に追加

衛星からのダウンリンク方向Ｐ２、Ｕ２、Ｃ２の伝送速度がネットワーククロック基準の整数倍となるように、共通バースト同期４を生成する。 - 特許庁

With judgment of the detection of the preamble as a moment, based on the input signal and the clock through a second setting time T, synchronization adjustment of both of them is carried out.例文帳に追加

プリアンブル検出が判定されたことを契機に、第２設定時間Tに渡る入力信号とクロックとに基づいて、両者の同期調整を行う。 - 特許庁

In synchronization with disk rotation, a variable delay having duration time changed depending on the radial position of a bit on a disk is brought into a clock signal.例文帳に追加

ディスクの回転と同期されて、ディスク上のビットの半径位置により変化する持続時間を有する可変遅延がクロック信号内にもたらされる。 - 特許庁

To provide a synchronization method and system capable of synchronizing clock frequencies between apparatuses connected to an asynchronous packet switch network without the need for addition of particular facilities to the network.例文帳に追加

非同期パケット交換網に接続された装置間のクロック周波数をネットワークに特別な設備を追加することなく、同期させることを可能とする。 - 特許庁

The data written in the FIFO 30 are read in synchronization with a clock signal of a data transfer destination, and taken in the transfer destination through a multiplexer 42.例文帳に追加

ＦＩＦＯ３０に書き込まれたデータは、データ転送先のクロック信号に同期して読み出され、マルチプレクサ４２を介して転送先内部に取り込まれる。 - 特許庁

To provide an oscillation frequency correction apparatus arranged to generate a clock signal of exact oscillation frequency even when detection of a synchronization signal is difficult.例文帳に追加

同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成できるようにした発振周波数補正装置を提供する。 - 特許庁

To accurately reproduce data by eliminating jumped values of time information due to deviation in a clock oscillation frequency of each node in the pseudo synchronization system.例文帳に追加

擬似的同期方式において、各ノードのクロック発振周波数のずれによる時間情報の値の飛び越しを無くし、データを正確に再現できるようにする。 - 特許庁

To provide a phase synchronization circuit and a clock generation circuit capable of keeping stability even in the case of low precision like a resistance element constituting an IC circuit.例文帳に追加

ＩＣ回路を構成する抵抗素子のように精度が低い場合でも安定を保つことができる位相同期回路およびクロック発生回路を提供する。 - 特許庁

To reduce penalty in an erroneous page by inputting and outputting required data with accuracy in a clock synchronization type semiconductor storage device having multiple banks.例文帳に追加

複数バンクを有するクロック同期型半導体記憶装置において、正確に必要とされるデータの入出力を行ない、ページミス時のペナルティを低減する。 - 特許庁

The test decode signals TMadd1-n are converted into serial data TMcodeSD by a serial-parallel converter circuit 25 in synchronization with a reference clock TMCLK.例文帳に追加

テストデコード信号ＴＭａｄｄ１〜ｎは、基準クロックＴＭＣＬＫに同期して、パラレル・シリアル変換回路２５によりシリアルデータＴＭｃｏｄｅＳＤに変換される。 - 特許庁

To enhance the tracking performance to transmission path environment variations and the synchronous locking performance in clock frequency synchronization of an OFDM demodulator.例文帳に追加

ＯＦＤＭ復調装置におけるクロック周波数同期について、伝送路環境変動への追従性能及び同期引き込み性能を向上すること。 - 特許庁