「clock synchronization」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The sampling synchronization part detects a phase shift of a sampling clock from a signal after compensation of the spectrum constriction, and adjusts the phase of the sampling clock to synchronize a sampling timing.例文帳に追加

サンプリング同期化部は、スペクトル狭窄化の補償後の信号から、サンプリングクロックの位相ずれを検出して、サンプリングクロックの位相を調整し、サンプリングタイミングの同期をとる。 - 特許庁

The A/D converter generates an internal clock using a symbol point and points before or after the symbol point as a sampling timing by the control of the clock control unit in the synchronization followup mode.例文帳に追加

一方、Ａ／Ｄ変換器は、同期追従モードにおいて、クロック制御部の制御によりシンボル点とその前後各一点をサンプリングタイミングとする内部クロックを生成する。 - 特許庁

Output control of an address signal adr, and output control of ras#, cas#, we# are performed in synchronization with a modulation clock S-clk from a spread-spectrum clock generator.例文帳に追加

しかも、アドレス信号ａｄｒの出力制御及びｒａｓ＃，ｃａｓ＃，ｗｅ＃の出力制御は、スペクトラム拡散クロックジェネレータからの変調クロックＳ−ｃｌｋに同期して行われる。 - 特許庁

A synchronous transfer device for controlling synchronization of the network relay devices of a non-synchronous communication network includes: a clock extraction portion for extracting clock from data inputted to the network relay device; a synchronization control portion for allowing the data outputted from the network relay device to synchronize with timing of the clock extracted by the clock extraction portion; and a data transmission portion for transmitting the data synchronized by the synchronization control portion.例文帳に追加

非同期通信網のネットワーク中継機器の同期を制御する同期移送装置であって、ネットワーク中継機器へ入力されるデータからクロックを抽出するクロック抽出部と、ネットワーク中継機器から出力されたデータを、クロック抽出部が抽出したクロックのタイミングに同期させる同期制御部と、同期制御部により同期されたデータを送信するデータ送信部とを備える。 - 特許庁

When either of reception registers 21 of synchronization blocks SB(j) (j=0 to 15) takes in data, a clock gating control circuit 40 makes at least two of internal clocks ϕ pass, and supplies them as synchronization clocks ϕs(j) to synchronization shift register 30 of corresponding synchronization blocks SB(j).例文帳に追加

クロックゲーティング制御回路４０は、同期化ブロックＳＢ（ｊ）（ｊ＝０〜１５）のいずれかの受信レジスタ２１がデータの取り込みを行った場合、内部クロックφを少なくとも２個通過させ、同期化クロックφｓ（ｊ）として、該当する同期化ブロックＳＢ（ｊ）の同期化シフトレジスタ３０に供給する。 - 特許庁

As to a delay of the internal clock with respect to the system clock, the timing is hardly deviated even though the synchronization circuit is not used by means of adjusting the edge of the internal clock which becomes a reference by the reference edge specifying register.例文帳に追加

システムクロックに対する内部クロックの遅延を基準エッジ指定レジスタにより基準となる内部クロックのエッジを調整することにより同期回路を用いなくとも大きくタイミングがずれることがない。 - 特許庁

The synchronous outputting part 40 of the slave block 2 holds an interrupt factor signal INT from a function processing part 20 in synchronization with a bus clock BCK and outputs the interrupt factor signal, as a clock permission signal CKE, to a clock control part 30.例文帳に追加

スレーブブロック２の同期出力部４０は、機能処理部２０からの割込要因信号ＩＮＴをバスクロックＢＣＫに同期して保持し、クロック許可信号ＣＫＥとしてクロック制御部３０に出力する。 - 特許庁

The clock is supplied from an LSI tester outside an LSI via a clock terminal CLK and the cycle of the clock can be changed over in synchronization with the change of a scan enabling signal SCANEN on the LSI tester side.例文帳に追加

ここで、クロックはクロック端子ＣＬＫを介してＬＳＩの外部のＬＳＩテスターから供給されるが、クロックの周期はＬＳＩテスター側で、スキャンイネーブル信号ＳＣＡＮＥＮの変化に同期して切り換えればよい。 - 特許庁

The frequency division electric clock signal is input to a first mode synchronization semiconductor laser 16 for outputting a frequency division optical clock signal 18 having the same repetition frequency as a frequency f/N(GHz) of the frequency division electric clock signal.例文帳に追加

第１モード同期半導体レーザ16には、分周電気クロック信号が入力されて分周電気クロック信号の周波数f/N(GHz)と等しい繰り返し周波数の分周光クロック信号18が出力される。 - 特許庁

The legacy IP converter 12-3 set as the second clock slave performs clock synchronization by controlling the clock frequency so that the receiving buffer amount of one specified channel of the legacy IP converter 12-2 becomes stable at the center value.例文帳に追加

第２クロックスレーブを設定したレガシーＩＰ変換器１２−３は、レガシーＩＰ変換器１２−２の特定１チャネルの受信バッファ量をセンタ値に安定するようにクロック周波数を制御してクロック同期する。 - 特許庁

To suppress frequency variation before synchronization is established by shortening a PLL (phase-locked loop) drawing time when switching a reference clock.例文帳に追加

参照クロックの切替時におけるＰＬＬ引き込み時間を短縮し、同期確立までの周波数変動を抑制する。 - 特許庁

Means of providing this compensation and the required clock synchronization were also created, enabling a practical implementation of the system.例文帳に追加

この補償を提供する手段とクロック同期化の手段も生成され、システムの実用的なインプリメントを可能にする。 - 特許庁

This compensation and means for enabling synchronization of a clock required have been developed, thereby enabling this system to be realized.例文帳に追加

この補償と必要とされるクロックの同期を可能にするための手段も創り出され、このシステムの実現を可能にした。 - 特許庁

Access to the flash memory through the input/output terminals is carried out through the clock synchronization type DRAM.例文帳に追加

前記入出力端子を介した前記フラッシュメモリに対するアクセスは、前記クロック同期型ＤＲＡＭを経由して行う。 - 特許庁

A means for offering the compensation and a clock synchronization means are generated and practical implementation is enabled in the system.例文帳に追加

この補償を提供する手段とクロック同期化の手段も生成され、システムの実用的なインプリメントを可能にする。 - 特許庁

On the other hand, data is written to the synchronous SRAM 2 in synchronization with the lagging phase clock signal CKD.例文帳に追加

一方、同期式ＳＲＡＭ２へのデータ書き込み動作は、位相の遅れたクロック信号ＣＫＤに同期して行われる。 - 特許庁

To precisely perform synchronization detection even when clock frequency deviation between a base station and a receiver is large.例文帳に追加

基地局と受信装置間のクロック周波数ずれ量が大きい場合でも、より精度の良い同期検波を行うこと。 - 特許庁

To provide a method for determining clock synchronization in an IP-connected network including a plurality of members within a domain.例文帳に追加

ドメイン内に複数のメンバを含むＩＰ接続されたネットワーク内のクロック同期を決定する方法を提供する。 - 特許庁

Further, the conversion apparatus 10 monitors missing of an IP packet and loss of synchronization of the reference clock.例文帳に追加

また、変換装置１０は、ＩＰパケットの欠落の発生と、基準クロックにおける同期はずれの発生とを監視する。 - 特許庁

To provide a clock extraction circuit that can take synchronization for an optional data frame and can be operable at a high speed.例文帳に追加

任意のデータフレームで同期を取ることが可能であり、かつ、高速で動作可能なクロック抽出回路を提供する。 - 特許庁

To surely accomplish synchronization even when a fast clock is used by preventing an forward pulse and a backward pulse from being divided.例文帳に追加

前進パルス及び後退パルスの分裂を防止して、高速なクロックを用いた場合でも確実に同期を達成する。 - 特許庁

Even in a standby state, the synchronization of an internal clock signal is maintained by the PLL circuit 54 and the dummy circuit 56.例文帳に追加

待機状態においてもＰＬＬ回路５４およびダミー回路５６によって内部クロック信号の同期は維持される。 - 特許庁

The clock synchronization part 10 generates a plurality of data having different phases by gradually delaying input serial data.例文帳に追加

クロック同期部１０は、入力されたシリアルデータを段階的に遅延させることで異なる位相のデータを複数生成する。 - 特許庁

To transmit an image signal and a signal that differs from the image signal requiring synchronization with a clock signal.例文帳に追加

画像信号と共にクロック信号による同期を必要とする画像信号と異なる複数の信号を送信する。 - 特許庁

Correction signals are applied to the local clock in order to improve the synchronization between the satellite signal processor and the non-satellite signal processor.例文帳に追加

衛星信号プロセッサと非衛星信号プロセッサをよりよく同期させるために、ローカル・クロックに補正信号を適用する。 - 特許庁

To automatically secure the hold or setup time of an integrated circuit for inputting or outputting an information signal with clock synchronization.例文帳に追加

クロック同期で情報信号を入力又は出力する集積回路のホールド又はセットアップ時間を自動的に確保。 - 特許庁

The AND plane operates in synchronization with a clock signal and generates a logical product signal in response to a first input signal.例文帳に追加

ＡＮＤプレーンは、クロック信号に同期して動作し、第１の入力信号に応答して論理積信号を発生する。 - 特許庁

The base station 1 generates a clock for synchronization by using the 1PPS signal (a) among the 1PPS signals being received.例文帳に追加

基地局１１は、受信している１ＰＰＳ信号のうち１ＰＰＳ信号ａを用いて同期用クロックを生成している。 - 特許庁

The frequency dividing circuit is reset by the pit synchronization signals and adjusts the phase of the second clock signals CK2.例文帳に追加

分周回路はピット同期信号によってリセットされ、第２クロック信号ＣＫ２の位相を調整することができる。 - 特許庁

A time synchronization information generating unit 20 generates both synchronizing signals and time signals from very accurate external clock signals.例文帳に追加

時間同期情報生成部２０は高精度の外部クロック信号から同期信号及び時間信号を生成する。 - 特許庁

The logic level of the first through the m-th test data are changed sequentially, in synchronization with the clock signal.例文帳に追加

前記第１ないし第ｍテストデータは、前記クロック信号に同期されて順次にテストデータの論理レベルが反転される。 - 特許庁

To provide a semiconductor memory capable of accessing data in a memory cell array at a high speed in synchronization with an external system clock.例文帳に追加

外部システムクロックに同期して、メモリセルアレイ内のデータを高速にアクセスすることができる半導体メモリを提供する。 - 特許庁

METHOD OF CONTROL FOR DELAY LOCKED LOOP, SEMICONDUCTOR DEVICE INCLUDING THE SAME AND SYSTEM OPERATED BY CLOCK SYNCHRONIZATION例文帳に追加

ディレイロックドループ、当該ディレイロックドループを含む半導体装置およびクロック同期により動作するシステムのための制御方法 - 特許庁

As a result, the synchronization with the media transmitting set 1 can be spuriously attained without changing the frequency of the clock.例文帳に追加

これにより、クロックの周波数を変更することなく、メディア送信装置１との同期を擬似的に図ることができる。 - 特許庁

The digital receiver receivers a high speed clock fh synchrously with a sampling clock used to apply A/D conversion to an IF signal and a symbol synchronizing signal fa obtained from a DSP and generates a bit synchronization clock fb synchronously with the symbol synchronizing signal fs and a sampling clock fs for serial A/D conversion.例文帳に追加

ＩＦ信号をＡ／Ｄ変換させるサンプリングクロックに同期した高速クロックfhとＤＳＰから得られるシンボル同期信号faを取り込んで、そのシンボル同期信号faに同期したビット同期クロックfbとシリアルＡ／Ｄ変換用のサンプリングクロックfsを生成する。 - 特許庁

A gate timing detection circuit 7 counts clock signals resulting from multiplying a frequency of a synchronization clock from the detected clock edge as a start point to detect a 1st gate time that is an n-% (100>n>50) of a period of the received clock RCK and a 2nd gate time that is 50% thereof.例文帳に追加

ゲートタイミング検出回路７は、検出されたクロックエッジを起点として同期クロックの逓倍のクロックをカウントし、入力クロックＲＣＫの周期時間のｎ（１００＞ｎ＞５０）％の第１ゲート時間および５０％の第２ゲート時間を検出する。 - 特許庁

To provide a start-stop synchronization data transmitting method capable of realizing a stable start-stop synchronization communication even with a clock outputted from an oscillator whose oscillation frequency accuracy is low.例文帳に追加

発振周波数精度が低い発振器から出力されるクロックでも安定した調歩同期式通信を実現することができる調歩同期式データ伝送方法を提供する。 - 特許庁

A second measuring pulse-row signal generation circuit 24 generates a second measuring pulse-row signal that rises in synchronization with the clock signal and falls in synchronization with the reproduction signal.例文帳に追加

第２測定用パルス列信号生成回路２４は、クロック信号に同期して立ち上がり、かつ再生信号に同期して立ち下がる第２測定用パルス列信号を生成する。 - 特許庁

To provide a technology for easily actualizing clock synchronization between communication apparatuses on the occasion of making communications between the communication apparatuses based on network synchronization by providing an xDSL communication network.例文帳に追加

ｘＤＳＬ通信網を介在させて網同期を前提とした通信装置間での通信を行う場合において、容易に通信装置間でのクロック同期を取る技術を提供する。 - 特許庁

A first measuring pulse-row signal generation circuit 23 generates a first measuring pulse-row signal that rises in synchronization with the reproduction signal and falls in synchronization with a clock signal.例文帳に追加

第１測定用パルス列信号生成回路２３は、再生信号に同期して立ち上がり、かつクロック信号に同期して立ち下がる第１測定用パルス列信号を生成する。 - 特許庁

Ring oscillators 116 and 136 on the chip are used as sources for the high-speed clocks, of which transmitter side employs a constitution, a clock generation circuit 114, added with a control circuit for synchronization with an external clock, and a control line 152, is provided for synchronization between the transmitter/receiver sides.例文帳に追加

高速なクロック源としては、チップ上のリング発振器１１６，１３６を利用し、送信側では外部クロックに同期させるための制御回路を付加した構成１１４とし、さらに送受信間で同期させるための制御線１５２を用いる。 - 特許庁

The scan chain 102 latches the scan data in synchronization with a first clock signal supplied to an SC external input terminal 113, and the scan chain 107 latches the scan data in synchronization with a second clock signal outputted by the SC control circuit 402.例文帳に追加

スキャンチェーン１０２はＳＣ外部入力端子１１３に供給される第１クロック信号に同期して、またスキャンチェーン１０７はＳＣ制御回路４０２が出力する第２クロック信号に同期してそれぞれスキャンデータをラッチする。 - 特許庁

The 1st filter 1 retrieves synchronization information in a periodically repetitive step, delivers the synchronization information to its output, blocks all synchronization information produced over a prescribed number of the system clock pulses, again retrieves the succeeding synchronization information after the system clocks of the prescribed number are terminated and delivers the synchronization information to its output.例文帳に追加

第一のフィルタ１は、周期的反復過程において、同期情報を検索し、この同期情報をその出力に伝達し、その後、所定の数のシステムクロックパルスに渡って発生する総ての同期情報をブロックし、この所定の数のシステムクロックが終了した後、再び、次の同期情報を検索し、この同期情報をその出力に伝達する。 - 特許庁

A recording clock generation circuit 7 is provided with a PLL circuit provided with an oscillator and generating a recording pulse generation clock (SCLK) for generating a recording clock signal (WCLK) that is a synchronization signal for performing a prescribed modulation processing to recording data to be recorded on an optical disk 1 in synchronization with a wobble signal (WBL).例文帳に追加

記録クロック生成回路７は、発振器を備え、ウォブル信号（ＷＢＬ）に同期させ光ディスク１に記録する記録データに所定の変調処理を施すための同期信号である記録用クロック信号（ＷＣＬＫ）を生成するための記録パルス生成クロック（ＳＣＬＫ）を発生するＰＬＬ回路を備えている。 - 特許庁

The control circuit selects a data signal line which is to be activated in the memory areas, in synchronization with the first clock signal.例文帳に追加

制御回路は、複数のメモリ領域においてアクティブとなるデータ信号線を、第１クロック信号に同期して選択する。 - 特許庁