「clock synchronization」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The signal conversion sections 41-44 extract clock timing in the dummy data regions, and replace dummy data with local data in synchronization with the timing.例文帳に追加

信号変換部４１〜４４はダミーデータ領域のクロックタイミングを抽出し、このタイミングに同期してダミーデータとローカルデータとを入れ替える。 - 特許庁

The sampling part samples the output signal to be oscillated in synchronization with a second control clock signal and provides the output signal with random bits.例文帳に追加

前記サンプリング部は、第２制御クロック信号に同期して前記発振する出力信号をサンプリングしてランダムビットで提供する。 - 特許庁

The plurality of microcomputers operate in synchronization by an external clock generation means provided in common to perform input processing and computation processing.例文帳に追加

複数のマイコンは、共通に設けられた外部クロック発生手段により同期が取られ、入力処理及び演算処理を実行する。 - 特許庁

The cycle count part 51 calculates the number of waiting cycles according to the start address of burst read-out and performs counting, in synchronization with the clock signal.例文帳に追加

サイクルカウント部５１は、バースト読み出しの開始アドレスに応じたウエイトサイクル数を算出して、クロック信号に同期してカウントを行い。 - 特許庁

A noise detector 51 detects reception noise included in a received signal by using a phase error of an IQ signal after a clock synchronization process.例文帳に追加

ノイズ検出器５１は、クロック同期処理後のＩＱ信号の位相誤差を用いて、受信信号に含まれる受信ノイズを検出する。 - 特許庁

Thereby, the display data of the RAM 20 and the selection signal of the common driver 60 are successively updated in synchronization with a clock signal CLK.例文帳に追加

これにより、クロック信号ＣＬＫに同期してＲＡＭ２０の表示データとコモンドライバ６０の選択信号が順次更新される。 - 特許庁

To provide a symbol synchronizing circuit preventing an increase in clock phase deviation due to a temperature change or the like using a single synchronization circuit system.例文帳に追加

同期回路が１系統で、温度変化等によるクロック位相ずれの増大を防止できるシンボル同期回路を提供すること。 - 特許庁

The present clock synchronization between the base stations during location measurement is conducted by polynomial approximation and regression line approximation using these information.例文帳に追加

これらの情報を用いた多項式近似や回帰直線近似により今回の位置測定時の基地局間の時計合せを実施する。 - 特許庁

A circuit for testing the access time of a clock synchronization type memory, includes a delay circuit 520, a sampling circuit 530 and a coincidence detection circuit 540.例文帳に追加

クロック同期式のメモリのアクセスタイムをテストする回路であって、遅延回路520と、サンプリング回路530と、一致検出回路540と、を備える。 - 特許庁

Then the internal synchronization clock generated by the generating circuit 21 is used as signal adjusting timing between the memory part 2 and the logic part 3.例文帳に追加

そして、生成回路２１で生成した内部同期クロックを、メモリ部２とロジック部３とのタイミングを調整する信号として用いる。 - 特許庁

Circuit data to be simulated is used to extract a step response of a clock synchronization circuit including a band restriction effect of a transmission path.例文帳に追加

伝送路の帯域制限効果を含めたクロック同期回路のステップ応答が、シミュレーション対象の回路データを用いて抽出される。 - 特許庁

To provide a demodulation circuit for achieving highly precise clock timing synchronization even when performing burst transmission by a frame whose pre-amble length is made short.例文帳に追加

プリアンブル長を短くしたフレームによるバースト伝送でも、高精度なクロックタイミング同期を実現する復調回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit device capable of preventing out of synchronization in data transfer between modules when switching clock frequencies.例文帳に追加

クロック周波数を切り替える際のモジュール間のデータ転送の同期はずれが生じない半導体集積回路装置を提供する。 - 特許庁

In addition, the control clock signal is delayed for over signal delay time generated by multiplex division processing on the transmitting side and the receiving side and synchronization between each bit constituting the control data signal and a clock pulse of the control clock signal is collateralized.例文帳に追加

また、制御クロック信号を送信側と受信側における多重分割処理によって生じる信号遅延時間以上に遅延させて、制御データ信号を構成する各ビットと制御クロック信号のクロックパルスとの同期を担保する。 - 特許庁

The method for generating spread spectrum clock signal includes a stage of delaying a high frequency clock signal in order to provide a plurality of delayed high frequency clock signal to be selected for providing spread spectrum signal for synchronization system.例文帳に追加

スプレッドスペクトラムクロック信号を発生させる方法は、同期システムのためのスプレッドスペクトラムクロック信号を提供するために選択される複数の遅延された高周波クロック信号を提供するために高周波クロック信号を遅延させる段階を含む。 - 特許庁

To provide a master clock device, for synchronizing the clocking of a slave clock by a master clock with kinds of synchronization method, namely a time signal and a timecode signal, via an existing signal line, and selecting a plurality of types of slave clocks on the signal line, and easily synchronizing the clocking of the salve clock with that of the master clock, even if they differ.例文帳に追加

本発明は、親時計が既存の信号線を介して２種類の同期方法、時報信号とタイムコード信号、により子時計の計時を同期させて、信号線上に子時計の種類を複数選択でき、かつ、子時計の計時が親時計のそれと異なっても容易に同期させることができる親子時計装置を提供する。 - 特許庁

To obtain an electronic exchange employing a system for slave synchronizing with a network by extracting a synchronization clock signal from receiving line data from the network in which a network synchronization clock signal can be received indirectly from the network without altering a line data receiver in the electronic exchange.例文帳に追加

網からの受信回線データから同期用クロック信号を抽出し、網に従属同期させる方式を採用していた電子交換機で、電子交換機内の回線データ受信装置を変更せずに、網からの網同期用クロック信号を間接的に受信可能とする。 - 特許庁

The timing control circuit 11 continuously oscillates the boosting clock CKV for a prescribed period in response to the start of imaging operation and thereafter oscillates the boosting clock CKV only in blanking periods of the vertical synchronization signal VD and the horizontal synchronization signal HD.例文帳に追加

そして、タイミング制御回路１１は、撮像動作の立ち上げ開始に応答して昇圧クロックＣＫ_Vを所定期間に亘って連続的に発振させ、この後、垂直同期信号ＶＤ及び水平同期信号ＨＤのブランキング期間内でのみ昇圧クロックＣＫ_Vを発振させる。 - 特許庁

The LAN controller has a function that assembles timing information obtained by a system clock being a synchronization source into a timer frame and transmits the frame at a prescribed interval and a function that receives the timer frame, extracts the timing information from the received timer frame and recovering the system clock as that of the synchronization source.例文帳に追加

本発明では、同期元となるシステムクロックより得られたタイミング情報をタイマフレームに加工し、一定間隔毎に送信する機能とそのタイマフレームを受信し、受信したタイマフレームよりタイミング情報を抽出して、同期元と同一のシステムクロックを再生する機能を有する。 - 特許庁

To provide a clock extracting device which can prevent a clock extracted by a phase synchronizing signal generator from causing phase and periodic fluctuations when there are dropouts at the time of reproducing a recording medium and is at a high speed when phase synchronization is fetched again after phase synchronization deviates.例文帳に追加

記録媒体の再生の際のドロップアウト発生時に位相同期信号発生器で抽出されるクロックが位相及び周期変動を起こすことを防止でき、且つ位相同期がはずれてから再度位相同期に引き込むときの速度が速いクロック抽出装置を提供する。 - 特許庁

When the port is unused, the clocks are supplied from the clock control parts 2 to internal circuits including the respective synchronizing parts of the receiving circuit parts by transiting the synchronization states from first to fifth states by the clock control parts 2 based on the synchronization states of the respective synchronizing parts and operating frequencies are controlled to the minimum.例文帳に追加

ポート未使用時には、各同期部の同期状態に基づいてクロック制御部２で第１の状態から第５の状態まで遷移させることにより、クロック制御部２から受信回路部の各同期部を含む内部回路へクロックを供給し、動作回路数を最小限に制御する。 - 特許庁

Even in the case that a reset is achieved from a sleep state when an accuracy of a reference clock is bad, the synchronization is possible, and a term to keep the sleep state is prolonged regardless of the accuracy of the clock.例文帳に追加

基準クロックの精度が悪い場合にスリープ状態から復帰した場合でも、同期が可能であり、スリープ状態を継続できる期間をクロックの精度に関わらず長くすることができる。 - 特許庁

To obtain a subordinate synchronization changeover system by which automatic changeover of a clock path is attained without causing a block state of the clock path in a loop network on the occurrence of a fault in a transmission line of an active system.例文帳に追加

運用系の伝送路障害が発生した場合に、ループ網内のクロックパスの閉塞状態を発生させることなく、クロックパスの自動切替えを可能とした従属同期切替方式を得る。 - 特許庁

To provide a loop network controlled synchronization system by which a network synchronizing device avoids a closed clock signal and automatically switches clock paths due to fault in a transmission path, and to provide its switching method.例文帳に追加

クロック信号閉鎖状態を回避して網同期装置が伝送路障害発生によるクロックパスの切り替えを自動的に行うループ網従属同期システム及びその切り替え方法を提供する。 - 特許庁

To achieve synchronization between a command and an address signal connected in common to a plurality of memory devices that operate in parallel and a clock signal connected to the memory devices while suppressing an increase in clock wiring length as far as possible.例文帳に追加

並列動作される複数のメモリデバイスに共通接続するコマンド及びアドレス信号とメモリデバイスに接続するクロック信号との同期化をクロック配線長の増大を極力抑えて実現する。 - 特許庁

To attain clock synchronization in a transceiver and to prevent a PCR (Program Clock Reference) jitter in transmission/reception, for a packet transmitting device for an MPEG2-TS packet via a transmission path in which jitter may exist.例文帳に追加

ジッタが存在する可能性のある伝送路を経由したＭＰＥＧ２−ＴＳパケットのパケット伝送装置において、送受信機のクロック同期を図り、送受信におけるＰＣＲジッタを抑止する。 - 特許庁

To provide a clock uninterruptible switching device and method, which can prevent out-of-synchronization from occurring at the time of clock switching using a PLL circuit regardless of degree of phase shift of clocks of two systems.例文帳に追加

２つの系のクロックの位相ずれの程度に係わらず、ＰＬＬ回路を用いたクロックの切り替え時に同期外れの発生を防止することのできるクロック無瞬断切替装置および方法を得ること。 - 特許庁

A data transfer unit 21 extracts a reference clock from one of a plurality of synchronization pattern inserting data, and transfers all the data with respect to the reference clock to generate transferred data.例文帳に追加

データ乗り換え部２１は、伝送遅延差が生じている、複数の同期パターン挿入データの１つから、基準クロックを抽出し、基準クロックに対して、全データを乗り換えて、乗り換えデータを生成する。 - 特許庁

The reference terminal 1a outputs a reference system clock, and a response processing time after receiving an inquiry from the dependent terminal 1b before outputting the reference system clock, as synchronization information.例文帳に追加

基準端末装置１ａは、基準システムクロックと、従属端末装置１ｂより問い合わせを受けてから基準システムクロックを出力するまでの応答処理時間とを同期情報として出力する。 - 特許庁

In the PLL circuit 40 of a post-stage, comparison of frequencies and phases is performed to the intermediate clock from the PLL circuit 30 by using a dividing signal to a high frequency, and a clock for synchronization is generated.例文帳に追加

また、後段のＰＬＬ回路４０では、ＰＬＬ回路３０からの中間クロックに対し、高い周波数に分周信号により、周波数及び位相の比較を行い、同期用クロックを生成する。 - 特許庁

An image forming device comprises: a BD signal generation part generating a BD signal SG2 functioning as a horizontal synchronization signal; and a clock generation part 301 generating a spread spectrum clock CLK2.例文帳に追加

画像形成装置は水平同期信号として機能するＢＤ信号ＳＧ２を生成するＢＤ信号生成部と、スペクトラム拡散クロックＣＬＫ２を生成するクロック生成部３０１とを備える。 - 特許庁

To provide a synchronization circuit that synchronizes required input data in a subsequent system clock irrespective of an effect of metastability caused at a reference edge of the system clock.例文帳に追加

システムクロックの基準エッジにおいて発生したメタステーブルの影響を受けることなく、次のシステムクロックで所望の入力データを同期化することが可能な同期化回路を提供することを目的とする。 - 特許庁

The dependent terminal 1b determines the standby time for synchronous reproduction based on the reference system clock and response processing time in the synchronization information, and its own system clock.例文帳に追加

従属端末装置１ｂは、基準端末装置１ａからの同期情報の基準システムクロックおよび応答処理時間と、自身のシステムクロックとに基づいて、同期再生のための待機時間を決定する。 - 特許庁

When starting an oscillation operation, the DDS 10 outputs a signal from an output terminal 12 and also outputs a clock synchronized with the varying operation of the oscillation frequency from a synchronization/clock terminal 13.例文帳に追加

ＤＤＳ１０は発振動作を開始すると、出力端子１２から信号を出力すると共に同期／クロック端子１３から発振周波数の可変動作に同期したクロックを出力する。 - 特許庁

A clock data reproducing circuit 16 reproduces a clock CL and data DS from a burst signal BS including data signal BS2 and a synchronization signal BS1 having a bandwidth narrower than that of the data signal BS2.例文帳に追加

本発明は、データ信号ＢＳ２とこれより帯域幅が狭い同期信号ＢＳ１とを含むバースト信号ＢＳから、クロックＣＬとデータＤＳの再生を行うクロックデータ再生回路１６に関する。 - 特許庁

On the occurrence of a fault at a point P of an N-system transmission line 122 being an active system of a clock path, a 3rd network synchronization device 113 that is placed in a direct downstream runs in itself to generate a clock CL3.例文帳に追加

クロックパスの運用系であるＮ系伝送路１２２のポイントＰで障害が発生した場合にこの直下流の第３の網同期装置１１３は自走して、クロックＣＬ３を生成する。 - 特許庁

To avoid loss of synchronization with a counter device by speedily synchronizing a clock to a reserve system, the clock being used by an active system uses up to the moment when a switching event occurs in redundant configuration.例文帳に追加

冗長構成において、切替事象発生時に、それまでの運用系の用いていたクロックを予備系に対して迅速に同期させ、対向装置との間でクロック同期外れを回避できるようにする。 - 特許庁

The bit synchronization circuit 1 consists of a polyphase clock generating circuit 2, phase comparator 3, identification circuit 4, majority phase decision circuit 5, data selection circuit 6, clock frequency divider circuit 7, storage circuit 8, and delay circuit 9.例文帳に追加

ビット同期回路1は多相クロック発生回路2、位相比較器3、識別回路4、多数決位相決定回路5、データ選択回路6、クロック分周回路7、保持回路8、遅延回路9から構成される。 - 特許庁

The test circuit 100 is provided with a first clock generator 101, a second clock generator 102, the circuit 103 to be tested, a built-in self test circuit 104 for performing the test, and a tester synchronization circuit 105.例文帳に追加

テスト回路１００は、第１のクロックジェネレータ１０１と、第２のクロックジェネレータ１０２、テスト対象回路１０３と、テストを行う組み込み自己テスト回路１０４と、テスタ同期回路１０５を備える。 - 特許庁

In a phase synchronization loop circuit 10, a phase comparator 1 compares a phase of an input clock CLKI and that of an output clock CLKO, and outputs control signals UP and DOWN as the result of the comparison.例文帳に追加

位相同期ループ回路１０において、位相比較器１は、入力クロックＣＬＫＩと出力クロックＣＬＫＯとの位相を比較し、比較結果として制御信号ＵＰ，ＤＯＷＮを出力する。 - 特許庁

After the computing element 12 sets the count of the counter 13, a computing element 30 calculates a count for synchronization between an output clock PLL-OUT and the input clock IN and sets the count to a counter 31.例文帳に追加

カウンタ１３の計数値が演算器１２によって設定された後に、演算器３０は、出力クロックPLL-OUTと入力クロックINが同期するための計数値を算出し、カウンタ３１へ設定する。 - 特許庁

In the re-synchronization process, a delay section 200 is used to restore the loop gain of the loop filter 100 in a timing when a phase of the clock output signal is just close to a phase of the new reference clock.例文帳に追加

再同期過程では、遅延部２００により、クロック出力信号２４の位相が新たな基準クロックの位相に丁度近くなったタイミングで、ループフィルタ１００のループ利得が元に戻るようにした。 - 特許庁

An inter-system phase difference correcting part 107 corrects a phase difference concerning the clock generated by the crystal oscillator 104 in the standby system card through the user of the detected phase difference before an operation is changed over when the operation is changed over by the operation change-over control part after a network synchronization clock changeover part 101 changes over a network synchronization clock.例文帳に追加

システム間位相差補正部１０７は、網同期クロック切換部１０１により網同期クロックの切換がなされた後、運用切換制御部により運用の切換がなされる際に、この運用の切換がなされる前に、検出された位相差を用いて、待機系のカードにおける水晶発振器１０４により発生されたクロックに対する位相差の補正を行う。 - 特許庁

A data transfer device for transferring a digital data signal in synchronization with a clock signal includes a delay unit, a measurement unit, and a control unit.例文帳に追加

データ転送装置は、クロック信号に同期してディジタルのデータ信号を転送するものであって、遅延部と、測定部と、制御部とを備える。 - 特許庁

To synchronize sound and video image with suppressing deterioration of sound quality on acoustic feeling when a clock signal is out of synchronization between a broadcasting station side and a terminal side.例文帳に追加

放送局側と端末側でクロック信号がずれた場合に、聴感上の音質劣化を抑えながら、音声と映像を同期させる。 - 特許庁