「diffusion layers」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

Three kinds of diffusion layers 16-18 are provided, such that there are two kinds of width dimension and length dimension corresponding to the distance between contact holes 19.例文帳に追加

幅寸法及びコンタクトホール１９間の距離と対応する長さ寸法がそれぞれ２種類となるように設定された３種類の所定寸法の拡散層１６〜１８を設ける。 - 特許庁

The groove-embedded gate electrode 3 is provided to a substrate equipped with a p-type well layer 2, a p-type channel doped layer 4, and n-type diffusion layers 5 serving as a source region and a drain region.例文帳に追加

ｐ型ウエル層２と、ｐ型チャネルドープ層４と、ソース領域およびドレイン領域となるｎ型拡散層５とを有する基板に溝埋め込み型のゲート電極３が設けられている。 - 特許庁

The high brightness, the high display quality and the saved electric consumption are attained since an excellent light convergence-diffusion function is obtained by layering a plurality of optical element layers.例文帳に追加

光学素子層を複数積層することにより優れた集光・拡散機能を得ることができるので、高輝度、高表示品位、省電力化を実現させることが可能となる。 - 特許庁

Light entering in the normal direction of the light diffusion sheet 16 from the rear surface 172 of the first refraction layer 17 is refracted on the front surface 171 as a boundary surface between the first and second refraction layers.例文帳に追加

第１屈折層１７の裏面１７２から光拡散シート１６の法線方向に入射した光は、第１及び第２屈折層の境界面である表面１７１で屈折する。 - 特許庁

The anode catalyst layer 26 is composed of two layers of an anode catalyst layer 26a contacting with the solid polymer electrolyte membrane 20 and an anode catalyst layer 26b contacting with an anode gas diffusion layer 28.例文帳に追加

アノード触媒層２６は、固体高分子電解質膜２０に接するアノード触媒層２６ａとアノードガス拡散層２８に接するアノード触媒層２６ｂの２層からなる。 - 特許庁

Further, the cathode catalyst layer 30 is composed of two layers of a cathode catalyst layer 30a contacting with the solid polymer electrode membrane 20 and a cathode catalyst layer 30b contacting with a cathode gas diffusion layer 32.例文帳に追加

また、カソード触媒層３０は、固体高分子電解質膜２０に接するカソード触媒層３０ａとカソードガス拡散層３２に接するカソード触媒層３０ｂの２層からなる。 - 特許庁

Interfaces 216, 218 and 220 located between the light guide layers 214 and the pores 212 generate effects of light diffusion different from one another by forming them into planes or curved surfaces different form one another as needed.例文帳に追加

導光層２１４と細孔２１２との間にあるインタフェース２１６、２１８、２２０は、必要に応じて異なる平面や曲面にして異なる光拡散の効果を発生させる。 - 特許庁

Then, an impurity is introduced through the opening to form a plurality of bit line diffusion layers 108 extending in the column direction on a surface layer part of the semiconductor substrate 100.例文帳に追加

次に、開口部を介して不純物を導入することにより、半導体基板１００の表層部に、列方向に延伸する複数のビット線拡散層１０８を形成する。 - 特許庁

By heating a leadframe to form one or more intermetallic layers containing tin, diffusion of copper from a base material of the leadframe to the leadframe surface is avoided.例文帳に追加

リードフレームを加熱することにより、スズを有する１層以上の金属間層が形成され、銅がリードフレームのベース材料からリードフレーム表面へと拡散することが防止される。 - 特許庁

This electrode structure is composed by stacking a plurality of electrode layers, in each of which an electron conduction phase 1, an ion conduction phase 2 and a gas diffusion phase 3 are arranged so as to have a common contact point.例文帳に追加

電子伝導相１、イオン伝導相２及びガス拡散相３が共通の接触点を有するように配設された複数の電極層を積層た電極構造体である。 - 特許庁

In the sputtering target 1, a backing plate material 4 consisting of a plurality of metallic layers 2 and 3 is integrally joined to a target material 5 by means of diffusion joining or welding.例文帳に追加

複数の金属層２，３から成るバッキングプレート材４とターゲット材５とが拡散接合または溶接により一体に接合されていることを特徴とするスパッタリングターゲット１である。 - 特許庁

The solid polymer electrolyte membrane 1 is sandwiched with the pair of gas diffusion electrodes 6a and 6c so as to face the surfaces on the sides of the electrode catalyst layers 2a and 2c to each other.例文帳に追加

そして、電極触媒層２ａ、２ｃ側表面が互いに対向するように、一対のガス拡散電極６ａおよび６ｃにより固体高分子電解質膜１を挟持する。 - 特許庁

To provide a manufacturing method of a semiconductor light emitting element which narrows a distance between a plurality of active layers mutually, while suppressing the diffusion of high-concentration dopant constituting tunnel junction.例文帳に追加

トンネルジャンクションを構成する高濃度のドーパントの拡散を抑制しつつ複数の活性層の相互間の間隔を狭くする半導体発光素子の製造方法を提供する。 - 特許庁

When the control gate electrodes 4a are formed, the conductive film 4 is left over the bit line contact region 20 and the bit line diffusion layers 2 on both sides thereof.例文帳に追加

コントロールゲート電極４ａを形成する時に、ビット線コンタクト領域２０の上及びその両側のビット線拡散層２の上にまたがるように導電膜４を残存させる。 - 特許庁

Between the source electrode 101 and the interlayer insulation film 7 and between the gate pad 102 and the gate electrode 6, barrier metal layers 99 inhibiting Al diffusion are respectively provided.例文帳に追加

ソース電極１０１と層間絶縁膜７との間、並びにゲートパッド１０２とゲート電極６との間のそれぞれに、Ａｌの拡散を抑制するバリアメタル層９９が配設される。 - 特許庁

A protection shield 23, a diffusion plate 24, and a case are put over the electric bulb unit 11 and thus 1st and 2nd separation layers of a vacuum or air are formed to eliminate the need for a heat insulator.例文帳に追加

電球器１１の上部に保護シールド２３、拡散プレート２４、ケースを被せる事により、真空又は空気の第一分離層と第二分離層を形成し断熱材を必要としない。 - 特許庁

The semiconductor storage device 100 comprises a plurality of bit line diffusion layers 108 formed above a p-type semiconductor substrate 101 in such a manner as to extend in parallel with each other, and a plurality of word line electrodes 110 formed above the semiconductor substrate 101 in such a manner as to extend in a direction respectively crossing the bit line diffusion layers 108 and in parallel with each other.例文帳に追加

半導体記憶装置１００は、Ｐ型の半導体基板１０１の上部にそれぞれが互いに並行に延びるように形成された複数のビット線拡散層１０８と、半導体基板１０１の上で、且つそれぞれが各ビット線拡散層１０８と交差する方向に互いに並行に延びるように形成された複数のワード線電極１１０とを有している。 - 特許庁

A special array end structure and a method for manufacturing the same provided by the present invention allow most effectively backing three resistance layers including a diffusion bit line, a control gate, and a word gate polycrystalline silicon (here the control gate polycrystalline silicon may overlap on the diffusion bit line), using only a metal line of three layers while maintaining a minimum metal wiring pitch.例文帳に追加

本発明では、特別のアレー端構造体及びそれらの製作方法を提供することによって、拡散ビット線、コントロールゲート、及びワードゲート多結晶シリコンの３つの抵抗層（ここでコントロールゲート多結晶シリコンは、拡散ビット線と重なることができる）が、最小金属配線ピッチを維持しながら３層だけの金属線を使用して、最も効果的に裏打ちされる。 - 特許庁

The semiconductor memory comprises a semiconductor layer, two diffusion layers formed in the semiconductor layer and serving as the source region and the drain region respectively, a channel region defined between the two diffusion layers, a gate insulating film formed on the channel region and consisting of a silicon oxide film containing carbon atoms by 0.1-5.0 atm%, and a gate electrode formed on the gate insulating film.例文帳に追加

半導体層と、該半導体層内に形成され、ソース領域及びドレイン領域となる２つの拡散層領域と、該２つの拡散層領域間に定められるチャネル領域と、該チャネル領域上に形成され、炭素原子を０．１乃至５．０アトミックパーセント含むシリコン酸化膜からなるゲート絶縁膜と、該ゲート絶縁膜上に形成されるゲート電極とを有する。 - 特許庁

The aging device includes a semiconductor substrate 11, first and second diffusion layers 11A, 11B formed in a first element region AA1, a floating gate 14 formed on a channel region between the first and second diffusion layers 11A, 11B, and control gate electrodes 16 formed to be arranged at intervals of a constant spacing horizontally relative to the floating gate 14.例文帳に追加

本発明の例に係わるエージングデバイスは、半導体基板１１と、第１素子領域ＡＡ１内に形成される第１及び第２拡散層１１Ａ，１１Ｂと、第１及び第２拡散層１１Ａ，１１Ｂ間のチャネル領域上に形成されるフローティングゲート１４と、フローティングゲート１４に対して横方向に一定間隔をおいて並んで形成されるコントロールゲート電極１６とを備える。 - 特許庁

The NMOS transistor non-volatile semiconductor memory includes: first and second n-type diffusion layers 21, 22 formed as a source and a drain in a p-type silicon layer 20; a gate electrode 50 formed on a channel region CNL between the first and second n-type diffusion layers 21, 22 via an insulating film 30; and the charge storage layer 40 formed in the insulating film 30.例文帳に追加

ＮＭＯＳトランジスタ型の不揮発性半導体メモリは、Ｐ型シリコン層２０中にソース／ドレインとして形成された第１及び第２Ｎ型拡散層２１，２２と、第１及び第２Ｎ型拡散層２１，２２に挟まれたチャネル領域ＣＮＬ上に絶縁膜３０を介して形成されたゲート電極５０と、その絶縁膜３０中に形成された電荷蓄積層４０とを備える。 - 特許庁

A semiconductor device includes a plurality of source diffusion layers 110 and a plurality of drain diffusion layers 111 (Fins) in the shape of rectangular parallelepiped which are formed on a substrate 100 consisting of silicon and arranged in parallel with a space therebetween, and a gate electrode 106 formed on the plurality of Fins while intersecting each Fin with a gate insulating film 105 therebetween.例文帳に追加

半導体装置は、シリコンからなる基板１００の上に形成され、それぞれ互いに間隔をおき且つ並列に配置された直方体状の複数のソース拡散層１１０及び複数のドレイン拡散層１１１（Ｆｉｎ部）と、複数のＦｉｎ部の上に、各Ｆｉｎ部と交差すると共にそれぞれゲート絶縁膜１０５を介在させて形成されたゲート電極１０６とを有している。 - 特許庁

In the MEA 30, introduction layers 34a, 34b comprising an ion exchange membrane are provided between electrodes 32a, 32b made up of catalyst layers 32a1, 32b1 in which catalyst metal is carried on a carbon carrier and diffusion layers 32a1, 32b2 and an electrolyte 31, and a catalyst solution S is introduced from inlets 35a, 35b.例文帳に追加

ＭＥＡ３０は、カーボン担体上に触媒金属が担持されて成る触媒層３２ａ１，３２ｂ１及び拡散層３２ａ２，３２ｂ２で構成される電極３２ａ，３２ｂと電解質膜３１との間に、イオン交換膜から成る導入層３４ａ，３４ｂが設けられており、導入口３５ａ，３５ｂから触媒溶液Ｓが導入される。 - 特許庁

Respective electrolyte membrane 1 sides of the two electrolyte membranes 10 (10A) with the catalyst layers for the fuel cell with the base material are arranged opposite to each other to join them by heat press treatment, and after peeling off the base materials 6, 7, gas diffusion layers 4, 5 are formed on the catalyst layers 2, 3 respectively, thereby manufacturing of the membrane-electrode assembly for the fuel cell is made.例文帳に追加

基材付き燃料電池用触媒層付電解質膜１０（１０Ａ）の２つを互いに電解質膜１側を対向させて配置し、熱プレス処理により接合して、基材６，７を剥離した後ガス拡散層４，５を触媒層２，３上に形成することにより燃料電池用膜・電極接合体を製造する。 - 特許庁

The semiconductor relay employing a vertical double diffusion MOSFET comprises a first epitaxial layer formed on a substrate, a second epitaxial layer formed on the first epitaxial layer with higher density than the first epitaxial layer, a vertical double diffusion MOSFET formed on the first and second epitaxial layers, and a floating field ring formed around the vertical double diffusion MOSFET at the boundary of the first and second epitaxial layers.例文帳に追加

縦型２重拡散ＭＯＳＦＥＴを用いた半導体リレーにおいて、基板上に形成された第１のエピタキシャル層と、この第１のエピタキシャル層上にさらに形成され第１のエピタキシャル層よりも濃度の高い第２のエピタキシャル層と、第１及び第２のエピタキシャル層上に形成された縦型２重拡散ＭＯＳＦＥＴと、縦型２重拡散ＭＯＳＦＥＴの周囲であって第１及び第２のエピタキシャル層の境界部分に形成されたフローティングフィールドリングとを設ける。 - 特許庁

P type buried diffusion layers 2 are formed on an element isolation area of a P type Si substrate 1 and a division part area between a photodiode II and an NPN transistor I respectively, and an N type buried diffusion layer 3 is formed in an area of an NPN transistor I.例文帳に追加

Ｐ型Ｓｉ基板１の表層部の素子分離領域およびフォトダイオードＩＩとＮＰＮトランジスタＩとの分割部領域にＰ型埋め込み拡散層２をそれぞれ形成するとともに、ＮＰＮトランジスタＩの領域内にＮ型埋め込み拡散層３を形成する。 - 特許庁

The passage is formed by passing water from one side to the other side of the diffusion layer 12 by a water pressure, a cation exchange resin solution is filled in the passage, it is dried, and porous layers 13a, 13b are formed by an application method, in order to manufacture this diffusion layer 14.例文帳に追加

この拡散層１４は、拡散層１２の一面側から他面側に水圧によって水を通過させることによって通路を形成し、この通路に陽イオン交換樹脂溶液を充填し、乾燥させ、塗布法によってポーラス層１３ａ、１３ｂを形成させて製造する。 - 特許庁

The nonvolatile semiconductor memory device includes a first source/drain diffusion layer (11), a second source/drain diffusion layer (12), two electrically insulated charge storage layers (21) formed on a channel region, and two electrically insulated gate electrodes (13, 14).例文帳に追加

第１ソース／ドレイン拡散層（１１）と、第２ソース／ドレイン拡散層（１２）と、チャネル領域の上に構成され、電気的に絶縁される二つの電荷蓄積層（２１）と、電気的に絶縁された二つのゲート電極（１３、１４）とを具備する不揮発性半導体記憶装置を構成する。 - 特許庁

A fuel cell stack is formed by laminating, via separators 18, a plurality of electrolyte membrane-electrode-gas diffusion layer structures in each of which a solid electrolyte membrane 12 is held between a pair of electrodes 14 and gas diffusion layers 16 are disposed outside the pair of electrodes 14 respectively.例文帳に追加

燃料電池スタックは、固体電解質膜１２を一対の電極１４で挟持すると共に、この一対の電極１４の外側にそれぞれガス拡散層１６を配置した電解質膜・電極・ガス拡散層構造体をセパレータ１８を介して複数積層して形成される。 - 特許庁

(1) A fuel cell of which distance between a pair of diffusion layer contacts 40 is larger than that between a pair of electrolyte membrane holders 41 is filled in a space between an end in plane direction 43 of the diffusion layers 13 and 16 and the electrolyte membrane holder 41 with an adhesive 44.例文帳に追加

（１）一対の拡散層接触部４０間の距離が一対の電解質膜保持部４１間の距離より大である燃料電池であって、拡散層１３、１６の面方向端部４３と電解質膜保持部４１との間を接着剤４４でほぼ満たした燃料電池。 - 特許庁

A recess is formed on the main surface of a single-crystal silicon substrate 101 so as to form a trench, n+ diffusion layers 117 as a pair of counter electrodes are formed by sandwiching the trench in the face direction of the substrate, and an n+ diffusion layer 117 is formed in a direction at right angles to the face direction of the substrate.例文帳に追加

単結晶シリコン基板１０１の主表面に凹部，トレンチを形成し、基板面方向にトレンチを挟んで一対の対向電極としてのｎ＋拡散層１１７を形成するとともに、基板面方向に直交する方向にｎ＋拡散層１１７を形成する。 - 特許庁

Impurity concentration at a part adjacent to the pn junction side of diffusion layers (p-type diffusion separation walls) 14, 14a, 14b for electrically dividing the inside of a substrate through a pn junction is enhanced selectively near the substrate surface, where high-concentration regions (n^+-layer) 15a-15c are formed.例文帳に追加

ｐｎ接合を通じて基板内部を電気的に区画する拡散層（Ｐ型拡散分離壁）１４および１４ａおよび１４ｂのｐｎ接合側に近接する部分の不純物濃度を基板表面の近傍にて選択的に高めて、そこに高濃度領域（Ｎ^+層）１５ａ〜１５ｃを形成する。 - 特許庁

An automatic layout circuit design supporter 10 of the semiconductor integrated circuit uses library data 212 to which layout coordinates data 221 of a diffusion layer inside cells is added, calculates a distance between the diffusion layers with respect to the adjacently arranged cells, and decides an arrangement position of the cell concerned based on the distance.例文帳に追加

本発明による半導体集積回路の自動レイアウト回路設計支援装置１０は、セル内の拡散層のレイアウト座標データ２２１を付加したライブラリデータ２１２を用い、隣接配置するセルとの拡散層間の距離を計算し、その距離に基づいて当該セルの配置位置を決定する。 - 特許庁

By forming one or at least two slit-shaped or island-shaped P-type high-concentration diffusion layers 17 in a polycrystalline silicon high- resistance P-type low-concentration diffusion layer 18, a polycrystalline silicon high resistor with a plurality of sheet resistors can be simultaneously manufactured without any additional processes.例文帳に追加

多結晶シリコン高抵抗のＰ型低濃度拡散層１８の中に、１つ又は２つ以上のスリット状又は島状のＰ型高濃度拡散層１７を形成することで、追加工程なしで複数のシート抵抗を持つ多結晶シリコン高抵抗を同時に作製するように出来る。 - 特許庁

The membrane-electrode assembly has: an electrolyte membrane 1; a set of catalyst layers 4, 5 interposing the electrolyte membrane 1 from both sides; and diffusion preventing members 2, 3 made of a hydrocarbon ion exchange resin material, interposed between at least one of the catalyst layers 4, 5 and the electrolyte membrane 1.例文帳に追加

電解質膜１と、電解質膜１を両面から挟持する１組の触媒層４、５と、触媒層４、５の少なくとも一方と電解質膜１との間に介設された炭化水素イオン交換樹脂材料から形成された拡散防止部材２、３とを有する。 - 特許庁

A protruding part 3a protruding outside from the electrode layers 4 and the outer peripheral parts of the gas diffusion layers 5 are installed at the outer peripheral part of the electrolyte membrane 3 in the membrane electrode assembly 2, a through hole 3b is installed at the protruding part 3a, and the gasket 6 is integrally molded around the protruding part 3a.例文帳に追加

膜電極複合体２における電解質膜３の外周部に電極層４およびガス拡散層５の外周部よりも外側に突出する突出部３ａを設け、突出部３ａにスルーホール３ｂを設け、突出部３ａの周りにガスケット６を一体成形する。 - 特許庁

The solid polymer fuel cell has catalyst electrode layers 12, 13 and gas diffusion layers 14, 15 laminated on fuel and oxidation electrode sides of a polymer ion-exchange membrane 11, respectively, and with membrane-electrode assemblies partitioned by metal separators 20 produced through the overhanging process as unit cells.例文帳に追加

高分子イオン交換膜１１の燃料極側，酸化極側それぞれに触媒電極層，ガス拡散層１４，１５を積層し、張出し加工で作製した金属セパレータ２０で区分した膜-電極接合体を単位セルとした固体高分子型燃料電池である。 - 特許庁

Before the hot press process, while the gas diffusion layers 10, 11 are not yet laminated on the intermediate laminate 25, the intermediate laminate 25 is heated and held, and heat treated in a temperature range of the glass transition temperature or more and the thermal decomposition temperature or less of the electrolyte polymer contained in the catalyst electrode layers 14, 18.例文帳に追加

ホットプレス工程の前に、ガス拡散層１０，１１を中間積層体２５に積層していない状態で、触媒電極層１４．１８に含まれている電解質ポリマーのガラス転移温度以上で熱分解温度以下の温度領域に、中間積層体２５を加熱保持して熱処理する。 - 特許庁

To provide a semiconductor integrated circuit and its test method for preventing the deterioration of reliability due to any pad crack, by changing a test method for testing a wafer and the layers of pads to be connected at the time of test and the layers of pads to be used at the time of completing all processes in the middle of a metal diffusion process.例文帳に追加

メタル拡散工程の途中段階で、ウェハを試験するテスト手法及びテスト時に接続するパッドと全ての工程完了時に使用するパッドの層を変更し、パッドクラックによる信頼性劣化を防ぐ半導体集積回路およびそのテスト方法を提供する。 - 特許庁

Between the second clad layer 7 and the contact layer 8, current breaking layers 10a, 10b and zinc diffusion source layers 17a, 17b are formed in the vicinity of a laser output side end surface 15 and a reflection side end surface 16, respectively, which are both end surfaces of an element in the length direction.例文帳に追加

上部第２クラッド層７とコンタクト層８との間で、素子の長さ方向の両端面であるレーザ出射側端面１５および反射側端面１６の近傍には、電流遮断層１０ａ，１０ｂおよび亜鉛拡散源層１７ａ，１７ｂがそれぞれ形成されている。 - 特許庁

The optical element of this invention has transparent layers 3 and light absorption layers 2 which are alternatively arranged and is equipped with a microlouver 1, which restricts a range of emitting direction of light passing through a transparent layer 3 by the light absorption layer 2, and a diffusion layer 4 provided on the microlouver 1.例文帳に追加

本発明の光学素子は、交互に配置された透明層３と光吸収層２とを有し、透明層３を透過する光の出射方向の範囲を光吸収層２によって制限するマイクロルーバー１と、マイクロルーバー１上に設けられた拡散層４とを備えている。 - 特許庁

This gas diffusion electrode equipped with catalyst layers for sandwiching between them a solid polymer electrolyte membrane of the solid polymer electrolyte membrane type fuel cell is characterized in that the catalyst layers contain a compound made by introducing a proton-conductive functional group into a hydrocarbon resin.例文帳に追加

固体高分子電解質膜型燃料電池の固体高分子電解質膜を挟持する触媒層を備えたガス拡散電極において、炭化水素系樹脂にプロトン伝導性官能基を導入した化合物を前記触媒層に含有したことを特徴とするガス拡散電極。 - 特許庁

The method for jointing the gas diffusion electrodes comprises arranging a joint piece having a perfluorosulfonic acid layer, a perfluorosulfonyl fluoride layer or an alkyl perfluorocarboxylate layer on at least one face, so that each surface of perfluorocompound layers faces both of the adjacent gas diffusion electrodes, and heating and fusion bonding each of the gas diffusion electrodes with the joint piece.例文帳に追加

ガス拡散電極の接合方法において、少なくとも一方の面に、パーフルオロスルホン酸層、パーフルオロスルホニルフルオリド層、あるいはパーフルオロカルボン酸アルキルエステル層を有する接合片のそれぞれの該パーフルオロ化合物層面を、隣接するガス拡散電極の両者に面して配置し、それぞれのガス拡散電極と接合片とを加熱融着するガス拡散電極の接合方法。 - 特許庁

This nonvolatile semiconductor storage device is equipped with: a semiconductor area; a cell transistor formed in the semiconductor area and provided with first and second diffusion layers, a charge accumulating layer and a control gate electrode; a bit line connected to the first diffusion layer; a source line connected to the second diffusion layer; and a control circuit for controlling the semiconductor area, bit line and source line.例文帳に追加

本発明の例に係る不揮発性半導体記憶装置は、半導体領域と、半導体領域内に形成され、第１及び第２拡散層、電荷蓄積層及びコントロールゲート電極を有するセルトランジスタと、第１拡散層に接続されるビット線と、第２拡散層に接続されるソース線と、半導体領域、ビット線、及び、ソース線を制御する制御回路とを備える。 - 特許庁

A p-type semiconductor region composed of the p-type semiconductor layers 3 and 4 has an impurity concentration distribution that combines a primary p-type impurity concentration distribution having a primary diffusion depth and a primary peak concentration, and a secondary p-type impurity concentration distribution having a secondary diffusion depth shallower than the primary diffusion depth and a secondary peak concentration higher than the primary peak concentration.例文帳に追加

ｐ型半導体層３及び４からなるｐ型半導体領域は、第１の拡散深さ及び第１のピーク濃度を持つ第１のｐ型不純物濃度分布と第１の拡散深さよりも浅い第２の拡散深さ及び第１のピーク濃度よりも高い第２のピーク濃度を持つ第２のｐ型不純物濃度分布とを重ね合わせた不純物濃度分布を有する。 - 特許庁