「layer-insulation」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

An insulation circuit board 4 is formed by brazing a conductive layer 6 on one surface of an insulation plate 5, and a surface of the conductive layer 6 which is the opposite side of a surface brazed on the insulation plate 5 serves as an electronic element mounting surface 8.例文帳に追加

絶縁回路基板４は、絶縁板５の一面に導電層６がろう付されたものであり、導電層６における絶縁板５にろう付された面とは反対側の面が電子素子搭載面８となっている。 - 特許庁

Since layers (first insulation layer 132 and second insulation layer 152) consisting of an insulation material, i.e.例文帳に追加

本発明に係る薄膜太陽電池１０では、n型a-Si領域１３１とp型a-Si領域１５１とが、μc-Si層１４を挟んで互いに重なり合わないように、各層に平行な平面において所定の距離をおいて配置される構造を有している。 - 特許庁

At a predetermined position of the insulation layer 30, the via conductor 50 for connecting the first wiring layer 20 and the second wiring layer 22 electrically is provided.例文帳に追加

絶縁層３０の所定位置に、第１の配線層２０と第２の配線層２２とを電気的に接続するビア導体５０が設けられている。 - 特許庁

To measure thickness of outer layer of a cable insulation cover composed of inner layer and outer layer during manufacture with non-destructive and non contact measurement with good accuracy.例文帳に追加

内外２層の絶縁被覆が設けられた電線の絶縁被覆の外層の厚さを、電線の製造中に、非破壊そして非接触で精度良く測定する。 - 特許庁

The semiconductor device comprises an anode region, a cathode region and a trench-type insulation layer formed between a p-type layer and an n-type layer on a chip surface.例文帳に追加

本発明にかかる半導体装置は、アノード領域と、カソード領域と、チップ表面のｐ層とｎ層間に形成したトレンチ型絶縁層を有する。 - 特許庁

A second interlayer film 5 is arranged only in a region right below the wiring layer 2, and connects the wiring layer 2 with the diffusion preventing insulation layer 4 in a longitudinal direction.例文帳に追加

第２の層間膜５は配線層２の真下領域にのみ配置され、かつ配線層２と拡散防止絶縁層４とを縦方向に連結している。 - 特許庁

The wiring board comprises a first wiring layer 11, and a second wiring layer 12 provided via the first wiring layer 11 and an interlayer insulation film 13.例文帳に追加

配線基板は、第１の配線層１１と、第１の配線層１１と層間絶縁膜１３を介して設けられた第２の配線層１２とを有する。 - 特許庁

When a main magnetic pole of a magnetic recording head is manufactured, a non-magnetic body layer 29 is formed on an insulation separation layer 3 and then a magnetic body layer 30 is layered thereon.例文帳に追加

磁気記録ヘッドの主磁極を製造するときに、絶縁分離層３の上に非磁性体層２９を形成した後に磁性体層３０を積層する。 - 特許庁

An insulation film 16 is formed around the TaN layer 22, and a TaN layer 24 having an excellent heat resistant property and a low nitriding rate is stacked on the TaN layer 22.例文帳に追加

ＴａＮ層２２の周囲に絶縁膜１６を設け、ＴａＮ層２２の上層に耐熱性に優れる低窒化率のＴａＮ層２４を積層する。 - 特許庁

An SiGe source/drain layer, a strain Ge channel layer, and an SiGe source/drain layer are formed in layers and a gate electrode is formed on the sidewall through a gate insulation film.例文帳に追加

ＳｉＧｅソース／ドレイン層、ひずみＧｅチャネル層、ＳｉＧｅソース／ドレイン層を積層し、側壁にゲート絶縁膜を介してゲート電極を形成する。 - 特許庁

Furthermore, the insulation layer 300 and the second isolation layer 180 are planarized, and the second isolation layer 180a of existing thickness is left on the semiconductor substrate.例文帳に追加

さらに絶縁層３００及び第２遮断層１８０を平坦化し、半導体基板上に既定の厚さの第２遮断層１８０ａを残留させる。 - 特許庁

A heating roller 40 is provided with a heating layer 44 heated by a heating means and a heat insulation layer 42 bonded on an inner periphery of the heating layer 44 with an adhesive.例文帳に追加

加熱ローラ40は、加熱手段によって加熱される加熱層44と、加熱層44の内周に接着剤によって接合された断熱層42とを有している。 - 特許庁

The optical fiber 10 is equipped with a core region 11, a clad region 12, a primary layer 13, a secondary layer 14, and a heat insulation layer 15 in this order from the inside.例文帳に追加

光ファイバ１０は、内側から順に、コア領域１１、クラッド領域１２、プライマリ層１３、セカンダリ層１４および断熱層１５を備える。 - 特許庁

The insulation layer 114 composed of transparent metal oxide is formed on a surface of the color filter consisting of a coloring layer 112 and a surface protective layer 113.例文帳に追加

着色層１１２及び表面保護層１１３からなるカラーフィルタの表面上には透明な金属酸化物からなる絶縁膜１１４が形成される。 - 特許庁

A wiring circuit board having a favorable handling property can be obtained by employing a resin layer as a base insulation layer and forming a conduction layer thereon as a circuit pattern.例文帳に追加

樹脂層をベース絶縁層とし、その上に導体層を回路パターンとして形成することで、取り扱い性の好ましい配線回路基板が得られる。 - 特許庁

A semiconductor block 1 comprises a base plate 2, a semiconductor structure 3, an insulation layer 15, an upper layer insulating film 16, and an upper layer interconnect line 19.例文帳に追加

半導体ブロック１は、ベース板２、半導体構成体３、絶縁層１５、上層絶縁膜１６、上層配線１９を含んで構成されている。 - 特許庁

The first insulation layer 48 is formed in the upper side of the semiconductor layer 24 including a termination material for terminating the dangling bond at the interface of the semiconductor layer 24.例文帳に追加

第１絶縁層４８は、半導体層２４よりも上側に形成され、半導体層２４の界面のダングリングボンドを終端させる終端材料を含む。 - 特許庁

The floating gate has an at least two layer structure, and a first layer touching the first insulation layer is preferably smaller than the band gap of the semiconductor substrate.例文帳に追加

浮遊ゲートは少なくとも二層構造とし、第１の絶縁層に接する第１層は、半導体基板のバンドギャップより小さいことが好ましい。 - 特許庁

Spacer is provided on a pixel electrode layer in a pixel region and on an insulation layer serving as a partition wall covering the periphery of the pixel electrode layer.例文帳に追加

本発明は、画素領域における画素電極層上、及び画素電極層周辺を覆う隔壁として機能する絶縁層上に、スペーサを有する。 - 特許庁

A low resistance fuse includes a fuse element layer, a first and a second intermediate insulation layer extending on opposite sides of the fuse element layer and coupled thereto.例文帳に追加

低抵抗ヒューズは、ヒューズ要素層、ならびにヒューズ要素層に対向する面に伸びて、且つそれに結合された第１および第２の中間絶縁層を含む。 - 特許庁

In addition, an organic insulation layer is formed on a low resistance metal layer by electrodeposition to improve the oxidation resistance and thermal resistance of the low resistance metal layer.例文帳に追加

さらに電着によって低抵抗金属層上に有機絶縁層を形成して低抵抗金属層の耐酸化性・耐熱性の向上を実現する。 - 特許庁

On the main surface side of a semiconductor layer 3 composed of a p-type silicon layer on an insulation layer 2, ion implantation is conducted for controlling a threshold voltage (Figure 1 (a)).例文帳に追加

絶縁層２上のｐ形シリコン層よりなる半導体層３の主表面側にしきい値電圧を制御するためのイオン注入を行う（図１（ａ））。 - 特許庁

First, a diaphragm region is defined on an SOI substrate comprising three layers of an active layer 1, a support layer 2 and an insulation layer 3 sandwiched by these layers 1 and 2.例文帳に追加

まず、活性層１と支持層２とそれらの間に挟まれた絶縁層３との３層からなるＳＯＩ基板に、ダイアフラム領域を画定する。 - 特許庁

The gap layer 40 is formed of an insulation layer 4 remained on the protrusion 11 when the insulation layer 4 is coated on a whole surface of the magnetic substrate W and a section except for the protrusion 11 is cut.例文帳に追加

ギャップ層４０は、磁性基板Ｗの全面に絶縁層４が塗布形成された後、突起部１１以外の部位が切削加工されることにより突起部１１上に残留した絶縁層４から構成される。 - 特許庁

This reinforced insulation layer 13 can be removed without paying attention to the position of boundary layer of the external circumference surface of the insulator and the internal circumference surface of the reinforced insulation layer 13.例文帳に追加

この絶縁体の外周面と補強絶縁層１３の内周面との境界層位置に注意を払う事なく、この補強絶縁層１３の除去作業を行なえる様にできて、上記課題を解決できる。 - 特許庁

Further, an insulation layer to make thickness of the liquid crystal layer of the transmissive display region and that of the reflective display region mutually different is formed on the first substrate, and a recessed part is formed on the insulation layer corresponding to the transmissive display region.例文帳に追加

また、透過表示領域と反射表示領域とで液晶層の厚みを異ならせるための絶縁層が第１基板に形成され、透過表示領域に対応して絶縁層に凹部が形成されている。 - 特許庁

In the element isolation process, a single crystal silicon layer that is provided on a semiconductor substrate 11 via an insulation layer is partially oxidized, and a plurality of island-shaped single crystal silicon layers 13a that are divided by an insulation layer 16 are formed.例文帳に追加

素子分離工程は、半導体基板１１上に絶縁層を介して設けた単結晶シリコン層を部分酸化して、絶縁層１６によって区画した島状の単結晶シリコン層１３ａを複数形成する。 - 特許庁

Further, a through hole 39 piercing through the core board 30 and the interlayer resin insulation layer 150 formed over the core board 30 connects a via hole (conductor layer) 160a over the interlayer resin insulation layer 50.例文帳に追加

また、コア基板３０と、当該コア基板３０上に形成された層間樹脂絶縁層１５０とを貫通する貫通孔３９により、層間樹脂絶縁層５０上のバイアホール（導体層）１６０ａを接続させる。 - 特許庁

The manufacturing method consists of a process where a metal layer 2 is processed by a photoetching method, a process where the wiring part 8 is formed on the insulation layer 5 by a semi-additive method and a process where the insulation layer 5 is processed by a plasma etching method.例文帳に追加

金属層２をフォトエッチング法により加工する工程と、絶縁層５上にセミアディティブ法により配線部８を形成する工程と、絶縁層５をプラズマエッチングにより加工する工程とからなる。 - 特許庁

A gel coat layer 10 is formed by applying a gel coat resin on an inner surface of a mold 1 having a downward concave portion 11, and a thermal insulation layer 20 is formed by spraying a thermal insulation resin on the gel coat layer 10.例文帳に追加

下向きの凹部１１が形成された型１の内面にゲルコート樹脂を塗布してゲルコート層１０を形成し、このゲルコート層１０の上面に断熱用樹脂を吹き付けて断熱材層２０を形成する。 - 特許庁

A first insulation layer, a floating gate, a second insulation layer, and a control gate are provided on a semiconductor layer having a channel forming region between a pair of impurity regions formed while spaced apart from each other.例文帳に追加

互いに離間して形成された一対の不純物領域の間にチャネル形成領域を有する半導体層と、その上層部に、第１の絶縁層、浮遊ゲート、第２の絶縁層、制御ゲートを設ける。 - 特許庁

The plate 2 has an insulation layer 3 on the surface 2a with a wiring layer 4 formed on the surface 3a of the insulation layer 3.例文帳に追加

放熱板２の表面２ａ上には絶縁層３が形成され、絶縁層３の表面３ａ上には配線層４が形成され、配線層４の表面４ａ上にはんだ９を介して半導体素子１０が搭載されている。 - 特許庁

In a lightning arrestor element 1, an insulation layer is provided on the side of a zinc oxide element 2 electrically connected to the high voltage side and a zinc oxide varistor powder layer 7 is provided in an upper part of the insulation layer.例文帳に追加

避雷器要素１において、高圧側と電気的に接続された酸化亜鉛素子２の側面には絶縁層が設けられており、この絶縁層の上部に酸化亜鉛バリスター粉末層７が施されている。 - 特許庁

The wiring board is provided with an insulation layer 1 composed of a ceramic formed by firing the low temperature firing glass ceramic composition and a conductive layer 2 provided on the surface and/or the inside of the insulation layer 1.例文帳に追加

また、本発明の配線基板は、低温焼成ガラスセラミック組成物を焼成した磁器からなる絶縁層１と、絶縁層１の表面及び／又は内部に設けられた導体層２とを備えることを特徴とする。 - 特許庁

After an insulation film is partly formed on a first epitaxial layer on a collector region, a second epitaxial layer to be a base electrode is formed on the side face of the insulation film on the first epitaxial layer.例文帳に追加

コレクタ領域上に形成した第１のエピタキシャル層上の一部に絶縁膜を形成後、前記第１のエピタキシャル層を前記絶縁膜の側面にベース電極となる第２のエピタキシャル層を形成する。 - 特許庁

A conductor layer, preferably a noble metal layer, further preferably a gold-plated layer 24 is provided so as to include a region where the insulation barrier 4 and the brush 1 slidably contact, and blocks the contact of the insulation barrier and the brush.例文帳に追加

絶縁バリア４のブラシ１と摺接する領域を含むようにして導体層、好ましくは貴金属層、さらに好ましくは金めっき２４の層を設け絶縁体バリアとブラシとの接触を断った。 - 特許庁

On the semiconductor substrate (10), a stack is deposited which includes a layer (14) made of a first etch stop material, a layer (16) made of an insulation material having the low dielectric constant, and a layer (18) made of a second etch stop material, via a layer (12) of insulation material.例文帳に追加

半導体基板（10）の上に絶縁物質の層（12）を介して第１のエッチストップ物質からなる層（14）と低い誘電率を有する絶縁物質からなる層（16）および第２のエッチストップ物質からなる層（18）からなるスタックを堆積する。 - 特許庁

A conductive layer serving as an auxiliary wire is disposed below a first electrode with a first insulation layer interposed therebetween, and the conductive layer is electrically connected to a second electrode via an opening provided for the first insulation layer and the first electrode.例文帳に追加

補助配線として機能する導電層を、第１の絶縁層を挟んで第１の電極下に配し、第１の絶縁層及び第１の電極に設けた開口部を介して導電層と第２の電極が電気的に接続される構造とした。 - 特許庁

The terminal structure of a wire for automobile comprises a wire for automobile, having an insulation layer 130 and an outer semiconductive layer 140, and a terminal member 200 fixed to the outside of the exposed outer semiconductive layer 140 and insulation layer 130, while touching both layers in the terminal of that wire.例文帳に追加

絶縁層130と外部半導電層140とを有する自動車用電線と、この電線の端末において、露出させた外部半導電層140と絶縁層130の外側に両層と接触状態で装着される端末部材200とを具える。 - 特許庁

At the bottom of the insulation layer 3, the filling material 4 embedded in the insulation layer 3 on the top face side of the substrate 1 (or the first interconnection layer 2) is exposed and the substrate 1 (or the first interconnection layer 2) is in direct contact with part of the filling material 4.例文帳に追加

絶縁層３の底部では、基材１（または第１の配線層２）の上面側において絶縁層３に充填された充填材４が剥き出しになり、基材１（または第１の配線層２）は充填材４の一部と直に接している。 - 特許庁

An insulation layer 2 formed of an aluminum oxide layer 4 having a bond strength of 60N or more and an electric resistance value of 1 kΩ is provided on the surface of a conductive base material 5, and a sensor circuit 9 formed of a conductive layer 3 is formed on the surface of the insulation layer 2.例文帳に追加

導電性母材５の表面に付着強度が６０Ｎ以上で、かつ電気抵抗値が１ｋΩ以上の酸化アルミニウム層４からなる絶縁層２を設け、絶縁層２表面に導電層３から成るセンサ回路９を形成する。 - 特許庁

An oxide insulation layer containing many defects typified by a dangling bond may be formed in contact with the oxide semiconductor layer and the impurities may be diffused in the oxide insulation layer, so that the impurity concentration of the oxide semiconductor layer is reduced.例文帳に追加

酸化物半導体層に接して未結合手に代表される欠陥を多く含む酸化物絶縁層を形成し、当該酸化物絶縁層に不純物を拡散させ、上記酸化物半導体層中の不純物濃度を低減すればよい。 - 特許庁

That is, a semiconductor device including the source electrode layer, an oxide semiconductor layer in contact with the source electrode layer, the drain electrode layer in contact with the oxide semiconductor layer, the gate electrode layer part of which overlaps with the source electrode layer, the drain electrode layer, and the oxide semiconductor layer, and a gate insulation layer in contact with entire surface of the gate electrode layer is provided.例文帳に追加

つまり、ソース電極層と、ソース電極層に接した酸化物半導体層と、酸化物半導体層に接したドレイン電極層と、一部がソース電極層、ドレイン電極層および酸化物半導体層と重畳したゲート電極層と、ゲート電極層の全ての面に接するゲート絶縁層と、を有する半導体装置を提供することである。 - 特許庁

The pad P1 has a three layer structure composed of an Au layer (a first metal layer 11) exposed from the first main surface 20A of the first insulation layer 20, a Pd layer (a second metal layer 12) laminated on the first metal layer 11, and a Cu layer (a third metal layer 13) formed between the second metal layer 12 and the wiring layer 21.例文帳に追加

このパッドＰ１は、第１絶縁層２０の第１主面２０Ａから露出されるＡｕ層（第１金属層１１）と、第１金属層１１に積層されたＰｄ層（第２金属層１２）と、第２金属層１２と配線層２１との間に形成されたＣｕ層（第３金属層１３）とからなる３層構造を有している。 - 特許庁

The nonvolatile memory 100 comprises a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 34 and 24, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられたゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、第１導電型の第１および第２不純物領域３４，２４と、ビット導電層８０とを含む。 - 特許庁