「source-region」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

The first source/drain region is formed in a trench 20 disposed in the first active region and includes the silicon mixed layer 21 for generating first stress in a gate length direction of a channel region in the first active region.例文帳に追加

第１のソースドレイン領域は、第１の活性領域に設けられたトレンチ２０内に形成され、第１の活性領域におけるチャネル領域のゲート長方向に第１の応力を生じさせるシリコン混晶層２１を含む。 - 特許庁

In a semiconductor element 1, a region between the drain electrode 11 and the source electrode 12 is non-conductive, because the depletion region 17 in the two-dimensional electron gas region 16 is depleted under the condition that the depletion region 17 is not irradiated with light.例文帳に追加

半導体素子１は、空乏領域１７に光を照射しない状態で、２次元電子ガス領域１６の空乏領域１７が空乏化しているため、ドレイン電極１１・ソース電極１２間が非導通となる。 - 特許庁

The drive transistor Tdr includes a semiconductor layer 31, where a channel region 31c is formed between the source region 31s and the drain region 31d, and a gate electrode 511 facing the channel region 31c across a gate insulating layer Lg.例文帳に追加

この駆動トランジスタＴdrは、ソース領域３１sとドレイン領域３１dとの間にチャネル領域３１cが形成された半導体層３１と、ゲート絶縁層Ｌgを挟んでチャネル領域３１cに対向するゲート電極５１１とを含む。 - 特許庁

Further, on the write digit line WDL, a strengthening region 95 having a larger interconnection sectional area than a regular region 93 is provided between the regular region 93 corresponding to a layout region of a memory cell and a power source interconnection 90.例文帳に追加

さらに、ライトディジット線ＷＤＬ上において、メモリセルの配置領域に対応する定常部分９３と電源配線９０との間に、定常部分９３よりも配線断面積の大きい強化部分９５が設けられる。 - 特許庁

The semiconductor device 100 includes a semiconductor substrate SB, an n^- epitaxial layer EP, a p-type back gate region BG, an n^+ source region SR, an n-type drain region DR, a gate electrode GE, and an n-type high-density region HR.例文帳に追加

半導体装置１００は、半導体基板ＳＢと、ｎ^-エピタキシャル層ＥＰと、ｐ型バックゲート領域ＢＧと、ｎ^+ソース領域ＳＲと、ｎ型ドレイン領域ＤＲと、ゲート電極ＧＥと、ｎ型高濃度領域ＨＲとを備えている。 - 特許庁

The body contact region 30 is exposed on a surface of the body region 40, its impurity concentration is higher than that of the p-type body region 40, and its deepest portion L1 is deeper than the deepest portion L2 of the source region 20.例文帳に追加

ボディコンタクト領域３０は、ボディ領域４０の表面に露出しており、その不純物濃度がp型ボディ領域４０の不純物濃度よりも濃く、その最深部Ｌ１がソース領域２０の最深部Ｌ２よりも深い。 - 特許庁

Consequently, the existence of the high resistivity region in a path from a source region to drain region and that of from the drain region to source region becomes the same arrangement state, so that when a signal voltage is reversed, leak current can be controlled, and glimmering of the image can be prevented caused by the alignment error.例文帳に追加

そのため、ソース領域からドレイン領域への経路における高抵抗領域の存在と、ドレイン領域からソース領域への経路における高抵抗領域の存在とが同じ配置状態となり、信号電圧が反転してもリーク電流を抑制でき、位置合わせの誤差に起因して、画像のチラツキが生じてしまうことを防ぐことができる。 - 特許庁

In the field-effect transistor which has a source region 3, a channel region 4, and a drain region 5 within the nitride system semiconductor, a gate electrode 7 is made of tungsten, tungsten alloy, molybdenum, or molybdenum alloy, and the carrier concentration of the source region 3 is higher than the carrier concentration of the channel region 4.例文帳に追加

ナイトライド系半導体内に、ソース領域３、チャネル領域４およびドレイン領域５を有する電界効果トランジスタにおいて、ゲート電極７がタングステン、タングステン合金、モリブデンまたはモリブデン合金からなり、ソース領域３のキャリア濃度がチャネル領域４のキャリア濃度よりも高いことを特徴とする電界効果トランジスタを構成する。 - 特許庁

In the front type projector having a thin film transistor including a semiconductor layer having a channel forming region, a source region and a drain region and an island-shaped gate electrode, first wiring to which the gate electrode is connected and second wiring to which the source region or the drain region is connected are orthogonal to each other and the second wiring is disposed so as to be parallel to and superposed on the capacity wiring.例文帳に追加

チャネル形成領域、ソース領域、及びドレイン領域を有する半導体層と、島状のゲート電極とを備えた薄膜トランジスタを有し、ゲート電極が接続する第１配線と、ソース領域又はドレイン領域が接続する第２配線とは直交し、第２配線や容量配線と平行かつ重なるように配置されている。 - 特許庁

A second MOS transistor has a second source/drain region having a second impurity region arranged in the semiconductor substrate, a third impurity region projecting to the upper side of the semiconductor substrate while contacting the second impurity region, and a fourth impurity region on the third impurity region.例文帳に追加

第２のＭＯＳトランジスタは、半導体基板内に設けられた第２の不純物領域と、第２の不純物領域に接触して半導体基板の上方に突出する第３の不純物領域と、第３の不純物領域上に第４の不純物領域とを有する第２のソース／ドレイン領域を有する。 - 特許庁

A light source processor device 1b is equipped with a white light source 31, a treatment light source 32 for use in PDT, an exciting light source 33 for emitting ultraviolet rays for exciting the tissue in the body cavity and a marker light source 34 for emitting marker light of a visible region.例文帳に追加

光源プロセッサ装置１ｂには、白色光源３１、ＰＤＴに用いられる治療用光源３２、体腔内の組織を励起させるための紫外線を発生する励起光源３３と、可視域のマーカー用の光を発するマーカー用光源３４とを備えている。 - 特許庁

An n-channel MOSFET equipped with an LDD region or an extension region 8 inside source/drain regions is obtained through a following method.例文帳に追加

以下の方法で、ソース・ドレイン領域７の内側にＬＤＤ領域またはエクステンション領域８を有する構造の、ｎチャネル型ＭＯＳＦＥＴを得る。 - 特許庁

The region 4 is formed as a signal generating source (the other device and electric circuit), or the region 5 or 6 is formed as a device or an electric circuit that is easily influenced by signals.例文帳に追加

領域４が信号の発生源（他のデバイスや電気回路）であり、領域５もしくは６が信号の影響を受け易いデバイスや電気回路である。 - 特許庁

On the surface of a GaAs substrate 102, a recess 100 in which a source via hole region 106 is formed and an FET region 108 are formed.例文帳に追加

ＧａＡｓ基板１０２表面には，ソースバイアホール領域１０６が内部に形成されたリセス１００とＦＥＴ領域１０８とが形成される。 - 特許庁

Consequently, a reset voltage for discharging holes (electric charges) stored in the p-type region 37 in the neighborhood of the source region to a substrate can be reduced.例文帳に追加

この結果、ソース近傍ｐ型領域３７に蓄積されているホール（電荷）を基板に排出するためのリセット電圧を低くすることができる。 - 特許庁

SiGe or SiC film 18 and the like is selectively grown on a source region 21/drain region 22, then silicon 19 is selectively grown.例文帳に追加

ソース領域／ドレイン領域２１、２２上にＳｉＧｅもしくはＳｉＣ膜１８などを選択成長させたのち、シリコン１９を選択成長させる。 - 特許庁

The source/drain region 231 is superposed on the low impurity concentration region 32, and the high concentration PN junction is suppressed from forming a superposed part.例文帳に追加

ソース／ドレイン領域２３１は低不純物濃度領域３２と重なっており、かかる重なり部分では高濃度ＰＮ接合の形成が抑制される。 - 特許庁

In the device, a current injection is performed into its gain region 30 by a constant-current source 28 via an n-side common electrode 12, and a p-side electrode 24 of the gain region.例文帳に追加

利得領域30には、n側共通電極12と利得領域のp側電極24とを介して定電流源28によって電流注入がなされる。 - 特許庁

A p^+-type source region 126 connected to a VCC terminal and owned by a pMOSFET is formed in the main surface of an n-type impurity region 121.例文帳に追加

ｐＭＯＳＦＥＴが有する、ＶＣＣ端子に接続されたｐ^+型ソース領域１２６は、ｎ型不純物領域１２１の主面内に形成されている。 - 特許庁

A p^+-type source region 126 owned by a pMOSFET and connected to a VB terminal is formed in the main surface of the n-type impurity region 121.例文帳に追加

ｐＭＯＳＦＥＴが有する、ＶＢ端子に接続されたｐ^+型ソース領域１２６は、ｎ型不純物領域１２１の主面内に形成されている。 - 特許庁

The n^+-type source region 18 and the p^+-type region 19 are disposed to intersect with each other having an inclination to the longitudinal direction of the trench gate 17.例文帳に追加

ｎ^+型ソース領域１８およびｐ^+型領域１９はトレンチ・ゲート１７の長手方向に対して傾きを持って交差するように配置されている。 - 特許庁

Moreover, a second diffused region 50 is extended to a cell region 60 at the part of a first LOCOS oxide film end 37 and contact a source electrode 35a.例文帳に追加

更に第１のＬＯＣＯＳ酸化膜端３７の部分に第２の拡散領域５０をセル領域６０まで延ばし、ソース電極３５ａでコンタクトする。 - 特許庁

Thereafter, a p^+-type source region 10 and a drain region 11 are formed as self-aligned with the gate electrode 7, and thus a p-channel MIS transistor is obtained.例文帳に追加

この後、ゲート電極７に対して自己整合的にｐ^+ 型のソース領域１０およびドレイン領域１１を形成し、ｐチャネルＭＩＳトランジスタを形成する。 - 特許庁

The first conductive channel region 16 extends from the source region to a depth direction of the semiconductor substrate, and is contiguous to a first conductive lower layer area of the semiconductor substrate.例文帳に追加

第１導電型のチャネル領域は、ソース領域から、半導体基体の深さ方向に延び、半導体基体の第１導電型の下層域に繋がる。 - 特許庁

Then, a source region 5 and a well region 14 are formed stepwise so that the depth may become greater gradually from the inside of a semiconductor device toward the outside direction.例文帳に追加

そして、ソース領域５とウェル領域１４を半導体装置内側から外側に向かって徐々に深さが深くなるように階段状に形成する。 - 特許庁

On top of a P-type semiconductor substrate 21 provided with a source region 23 and a drain region 25, a floating gate 27 and a control gate 29 are formed.例文帳に追加

ソース領域２３及びドレイン領域２５の形成されたＰ型半導体基板２１の上に浮遊ゲート２７及び調節ゲート２９が形成されている。 - 特許庁

A light-shielding layer is selectively provided so as to overlap with a contact hole for electrical connection to a source region or a drain region of a thin film transistor.例文帳に追加

薄膜トランジスタのソース領域又はドレイン領域と電気的に接続するためのコンタクトホールと重なるように、遮光層を選択的に設ける。 - 特許庁

The drain region 11a and the source region 11b of a high breakdown voltage transistor N1, included in an input protective circuit, are formed in the high-voltage resistant well 3.例文帳に追加

入力保護回路に含まれる高耐圧系トランジスタＮ１のドレイン領域１１ａおよびソース領域１１ｂは高耐圧ウェル３に形成されている。 - 特許庁

To constitute a semiconductor integrated circuit for controlling power supply to that region without depending on a circuit scale of a region that requires the control of a power source.例文帳に追加

電源の制御が求められる領域の回路規模に依存することなく、その領域への電源供給を制御する回路を構成する。 - 特許庁

An extension region 7 of a source drain composed of an epitaxially-grown layer is formed so that the region is accumulated on a semiconductor substrate 1 beside a dummy gate electrode 4.例文帳に追加

ダミーゲート電極４脇の半導体基板１上にエピタキシャル成長層からなるソース・ドレインのエクステンション領域７を積み上げ形成する。 - 特許庁

The LDMOSFET 3a comprises an n-type drain region 21 and a p-type source region 31, formed on a semiconductor layer 13 of the SOI substrate 2.例文帳に追加

ＬＤＭＯＳＦＥＴ３ａは、ＳＯＩ基板２の半導体層１３に形成されたｎ型ドレイン領域２１とｐ型ソース領域３１とを含んでいる。 - 特許庁

A source region 7 is formed in a region confronting the gate electrode 9 through the intermediary of the gate oxide film formed along the first inner wall surface 5s_2.例文帳に追加

第１の内側壁面５ｓ_１に沿うゲート酸化膜６を挟んでゲート電極９に対向する領域にソース領域７が形成されている。 - 特許庁

A first contact plug 34 in conduction with the N-type source region 16 and a second contact plug 36 in conduction with the N-type drain region 16 are made.例文帳に追加

Ｎ型ソース領域１６と導通する第１のコンタクトプラグ３４と、Ｎ型ドレイン領域１８と導通する第２のコンタクトプラグ３６とを設ける。 - 特許庁

On one portion of the p well region 3, and one portion of the n^+ source region 4, a gate electrode 6 is formed via a gate insulating film 5.例文帳に追加

ｐウエル領域３の一部領域とｎ^+ソース領域４の一部領域の上にはゲート絶縁膜５を介してゲート電極６が形成されている。 - 特許庁

Since the light emitting region is irradiated with an excitation light from the excitation light source 6, the light emitting region generates a circulating light within the light waveguide 3.例文帳に追加

励起光源６からの励起光が発光領域に照射されることにより、発光領域は導波路３内に周回光を発生させる。 - 特許庁

In this case, the ion injection is carried out under a condition that the low density source region 1b, 95 and the low density drain region 1c, 93 are able to reach a base insulating film 12.例文帳に追加

この際、低濃度ソース領域１ｂ、９５、および低濃度ドレイン領域１ｃ、９３が下地絶縁膜１２に届く条件でイオン注入する。 - 特許庁

The transistor device further comprises at least one highly-doped junction formed adjacent to the source region to measure the voltage potential of the substrate region.例文帳に追加

トランジスタ・デバイスはさらに、基板領域の電位を測定するためのソース領域に隣接して形成された少なくとも１つの高濃度ドープ接合を含む。 - 特許庁

Heat treatment for activation is performed under a state where the n^-type epitaxial layer 2, the source region 4 and the drain region 5 are covered with the silicon oxide film 6.例文帳に追加

そして、シリコン酸化膜６によってｎ^-型エピ層２、ソース領域４及びドレイン領域５を覆った状態で活性化のための熱処理を行う。 - 特許庁

Electron source elements arranged in a matrix are formed in a part except a region with row cabling formed out of a region with column cabling formed.例文帳に追加

マトリクス状に配置される電子源素子を、列配線の形成される領域のうち、行配線の形成される領域を除いた部分に形成する。 - 特許庁

A pair of source/drain region 14 of first conductivity type is formed so that a channel region is specified on the main front surface of the single crystal silicon layer.例文帳に追加

第１導電型の１対のソース／ドレイン領域１４は、単結晶シリコン層の主表面にチャネル領域を規定するように形成されている。 - 特許庁

To provide a semiconductor apparatus capable of suppressing the increase in resistance when a voltage is applied between the source region and the drain region.例文帳に追加

ソース領域とドレイン領域との間に電圧が印加される際に、抵抗が増加するのを抑制することが可能な半導体装置を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor apparatus capable of forming a source region and a drain region having the steep profile of an impurity concentration.例文帳に追加

急峻な不純物濃度のプロファイルを有するソース領域およびドレイン領域を形成することのできる半導体装置の製造方法を提供する。 - 特許庁

To reduce PN bonding regions in a source region and a drain region in a semiconductor device having a MOS transistor formed on a SOI substrate.例文帳に追加

ＳＯＩ基板に形成されたＭＯＳトランジスタを備えた半導体装置において、ソース領域及びドレイン領域におけるＰＮ接合領域を低減する。 - 特許庁

Subsequently, p^+ type source region 8 and drain region 9 are formed while being self-aligned with the gate electrode 5 thus forming a p-channel MIS transistor.例文帳に追加

この後、ゲート電極５に対して自己整合的にｐ^+ 型のソース領域８およびドレイン領域９を形成し、ｐチャネルＭＩＳトランジスタを形成する。 - 特許庁

A source electrode 111 which enter the layer 104 and the region 105 to directly contact the region 105.例文帳に追加

また、蓄積チャネル層１０４及びコンタクト領域１０５内まで侵入して、コンタクト領域１０５に直接接触するソース電極１１１が設けられている。 - 特許庁