「source-region」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The CPU 120 calculates the contribution as a ratio of an electromagnetic field value of the observation region having a wave source as the electromagnetic field in the leakage candidate region to an electromagnetic field value of the observation region having a wave source as the electromagnetic field on the entire reference plane.例文帳に追加

そして、ＣＰＵ１２０は、基準面全体の電磁界を波源とする観測領域の電磁界値に対する、漏洩候補領域の電磁界を波源とする観測領域の電磁界値の割合を寄与度として算出する。 - 特許庁

A source drain region 12 is formed in an element region on a single crystal Si substrate 11, and a gate electrode 14 including silicide is formed on a channel region between source and drain regions 12 via a gate oxide film 13.例文帳に追加

単結晶Ｓｉの基板１１上の素子領域にはソース・ドレイン領域１２が形成され、ソース・ドレイン領域１２の間のチャネル領域上にゲート酸化膜１３を介してシリサイドを含むゲート電極１４が形成されている。 - 特許庁

An integrated circuit 100 comprises a transistor device 104 having at least one interleaved finger having a substrate region, a source, a drain, and a gate region formed over a channel region disposed between the source and a drain regions.例文帳に追加

集積回路は、基板領域、ソース、ドレイン、およびソース領域とドレイン領域の間に配設されたチャネル領域上に形成されたゲート領域を有する少なくとも１つのインターリーブされたフィンガーを有するトランジスタ・デバイスを含む。 - 特許庁

Ni is introduced to the growth source region 1, and heat treatment is carried out at a temperature of 550 to 650°C, thus allowing a crystal grain generated in the growth source region 1 to be subjected to crystal growth to the element formation region 2 via the path 3.例文帳に追加

成長源領域１にＮｉを導入した後、５５０〜６５０℃の温度で熱処理を施すと、成長源領域１で発生した結晶粒が経路３を経由して素子形成領域２まで結晶成長する。 - 特許庁

To provide means for keeping a divided document in a region where a source document has been stored by a destination storage of the divided source document after the document is divided.例文帳に追加

文書分割後、分割元の保存先により分割元の文書を保存されている領域に残す手段を実現する。 - 特許庁

On the top surface side of the N-type silicon substrate 1, a source electrode is arranged in contact with the source region through a contact hole.例文帳に追加

Ｎ型シリコン基板１の表面側においてコンタクトホールを通してソース領域と接するようにソース電極が配置されている。 - 特許庁

Then the source wiring 14 and source region 9 formed on the epitaxial layer 3 are brought into contact with each other to be electrically connected.例文帳に追加

そして、エピタキシャル層３上に形成されたソース配線１４とソース領域９とをコンタクト（接触）させて電気的に接続する。 - 特許庁

The JFET comprises a source electrode 2 or a drain electrode 4 connected to the source/drain region 9 or 10.例文帳に追加

ＪＦＥＴは、ソースおよびドレイン領域９、１０のいずれか一方と接続されたソース電極２またはドレイン電極４を含む。 - 特許庁

The sensor includes a light source 10 and is installed in a region of the elevator doors 12, 13, 14, 15 to monitor the light source so that the elevator door 12, 13, 14, 15 is disposed at least partly in a illuminated region 17 of the light source 10.例文帳に追加

センサは、光源１０を備え、エレベータドア１２、１３、１４、１５が、光源１０の照明する領域１７に少なくとも一部が配置されるように、光源を監視するエレベータドア１２、１３、１４、１５の領域に取り付ける。 - 特許庁

A conductor film for the source is formed on the whole surface of the source region and the trench so that the source region can be brought into contact with the conductor film even in the trench to increase the whole contact area, and its resistance can be reduced.例文帳に追加

ソース領域とトレンチ部分の全面にソース用の導体膜を形成して、トレンチ内部でもソース領域が導体膜と接触するようにして、全体的な接触面積を増加させ、抵抗を減少させることができる。 - 特許庁

The n^+ source area 22 includes a first n^+ source region 221, arranged in the p well 21 and a second n^+ source region 222, which is arranged extending to the outside of the p well 21 from the inside of the p well 21.例文帳に追加

そして、ｎ^＋ソース領域２２は、ｐウェル２１の中に配置される第１ｎ^＋ソース領域２２１と、ｐウェル２１の内部からｐウェル２１の外部にまで延在するように配置される第２ｎ^＋ソース領域２２２とを含んでいる。 - 特許庁

To provide a technique capable of manufacturing semiconductor devices with the reduced number of steps and improving both contact characteristics between a p-type partial region 52 and a source electrode 58 and contact characteristics between a source region 54 and the source electrode 58.例文帳に追加

少ない工程数で製造することが可能であるとともに、ｐ型部分領域５２とソース電極５８の間のコンタクト特性とソース領域５４とソース電極５８の間のコンタクト特性の両者を改善すること。 - 特許庁

Each n-channel MOS transistor cell 10 has a substrate contact region 3 for stabilizing the operations of a drain region, a gate region, a source region and a transistor; and the transistor cells 10 are arranged to forma a semiconductor integrated circuit.例文帳に追加

ＮチャネルＭＯＳトランジスタセル１０は、ドレイン領域・ゲート領域・ソース領域及びトランジスタの動作を安定化するための基板コンタクト領域３を有し、半導体集積回路を構成すべく並列配置される。 - 特許庁

An N^+-type drain region 38 is formed on the surface layer of an N-type well region 35, and an N^+-type source region 39 adjacent to the sidewall of the groove 34 is formed on the surface layer of the region 37.例文帳に追加

そして、Ｎ型ウェル領域３５の表面層にＮ^＋型ドレイン領域３８が形成され、Ｐ型ベース領域３７の表面層に溝３４の側壁に隣接するＮ^＋型ソース領域３９が形成されている。 - 特許庁

Threshold voltage of a transistor is set at a desired level by controlling the overlap of channel region and source region in the direction of channel length and the overlap of channel region and drain region in the direction of channel length.例文帳に追加

チャネル領域とソース領域のチャネル長方向の重なり量、及びチャネル領域とドレイン領域のチャネル長方向の重なり量に制御することでトランジスタのしきい値電圧を所望の値に設定する。 - 特許庁

The semiconductor device comprises a drift region 102, a base region 108 formed on the upper layer of the drift region 102, source regions 109 formed on the base region 108, and gate electrodes 107A and gate dielectrics 106A.例文帳に追加

ドリフト領域１０２と、ドリフト領域１０２の上層部に形成されたベース領域１０８と、ベース領域１０８に形成されたソース領域１０９と、ゲート電極１０７Ａ及びゲート絶縁膜１０６Ａを備える。 - 特許庁

This semiconductor device has a p type well region 4 and an n+ drain region 2 isolated and formed in an n type semiconductor layer 1 on an insulating layer 11 and an n+ source region 3 formed in the p type well region 4.例文帳に追加

絶縁層１１上のｎ形半導体層１内には、ｐ形ウェル領域４と、ｎ^^^+形ドレイン領域２とが離間して形成され、ｎ^+形ソース領域３がｐ形ウェル領域４内に形成されている。 - 特許庁

A p-type well region 22 is formed on a substrate 21, and a gate electrode 28, a source region 26, and drain region 27 are formed in the surface of the p-type well region 22 to form an analog type MOSFET element (input transistor) 29.例文帳に追加

基板２１上にＰ型ウェル領域２２を形成し、その表面にゲート電極２８、ソース領域２６、及びドレイン領域２７を形成してアナログ型のＭＯＳＦＥＴ素子（入力トランジスタ）２９を形成する。 - 特許庁

On the upper surface of the p-type second base region 2b, a trench for gate electrode and a short-circuit trench for short-circuiting the first base region 2a, the second base region 2b, and the n-type source region 4 are provided successively.例文帳に追加

該ｐ型第２ベース領域２ｂの上面にはゲート電極用トレンチと、該第１ベース領域２ａと第２ベース領域２ｂおよびｎ型ソース領域４を短絡する短絡用トレンチが並設されている。 - 特許庁

A thin film transistor T1 comprising a gate electrode 6a, a source region 45, a drain region 46, GOLD regions 41 and 42, and a channel region 40 is formed in a region R1 of a TFT array substrate.例文帳に追加

ＴＦＴアレイ基板では、領域Ｒ１に、ゲート電極６ａ、ソース領域４５、ドレイン領域４６、ＧＯＬＤ領域４１，４２およびチャネル領域４０を含む薄膜トランジスタＴ１が形成されている。 - 特許庁

Contacts 13 are formed to straddle all small regions in the non-trench-etching region 2 to join a drain region or a source region to an electrode 14 on each non-trench-etching region 2.例文帳に追加

各非トレンチエッチング領域２では、ドレイン領域（またはソース領域）と電極１４とを接続するためのコンタクト部１３が、当該非トレンチエッチング領域２内の全小領域にまたがるように形成される。 - 特許庁

A first conductivity type first impurity diffusion region 16 is formed along a plane facing the channel region of the source region and the drain region and has a second impurity concentration higher than the first impurity concentration.例文帳に追加

第１導電型の第１不純物拡散領域１６は、ソース領域およびドレイン領域のそれぞれのチャネル領域と面する面に沿って形成され、第１不純物濃度より高い第２不純物濃度を有する。 - 特許庁

A first conductivity type source diffusion region 6 and a first conductivity type drain diffusion region 7 are formed, respectively, on the surface of the body diffusion region and the drift region corresponding to the opposite sides of the gate electrode.例文帳に追加

ゲート電極の両側に相当するボディ拡散領域の表面、ドリフト領域の表面にそれぞれ形成された第１導電型のソース拡散領域６、第１導電型のドレイン拡散領域７を備える。 - 特許庁

The high pressure resistant MOS type transistor comprises a p-type semiconductor substrate 100, a channel region 108, an n-type extended drain region which is formed on the substrate 100 through the channel region 108, and an n-type source region 102.例文帳に追加

高耐圧ＭＯＳ型トランジスタは、ｐ型の半導体基板１００の上部にチャネル領域１０８を挟んで形成されたｎ型の延長ドレイン領域１０１及びｎ型のソース領域１０２を有している。 - 特許庁

A p-type well region 4 and an n+ type drain region 2, away from each other, are formed in an n-type semiconductor layer 1 on an insulating layer 11, and an n+ type source region 3 is formed in the p-type well region 4.例文帳に追加

絶縁層１１上のｎ形半導体層１内には、ｐ形ウェル領域４と、ｎ^^^+形ドレイン領域２とが離間して形成され、ｎ^+形ソース領域３がｐ形ウェル領域４内に形成されている。 - 特許庁

A first source region 14 and a first drain region 16 are formed on the surface region of the semiconductor layer 13, a nickel thin film is formed so as to cover the region and heat treatment is executed at ≤500°C.例文帳に追加

半導体層１３の表面領域に第１ソース領域１４と第１ドレイン領域１６とを形成した上で、この領域を覆うようにニッケル薄膜を形成し、５００℃以下で熱処理を施す。 - 特許庁

A condensation heat exchange part 14 using the oxidant gas as a heat source after flowing in the reaction gas passage 8 is provided at a region (region other than a region A) other than a region overlapping with the electrodes 3, 4 on the laminating faces of the separators 6, 7.例文帳に追加

セパレータ６、７の積層面の電極３、４に重なる以外の領域(領域Ａ以外の領域)に、反応ガス流路８流通後の酸化剤ガスを熱源とする凝縮熱交換部１４を備える。 - 特許庁

In an active region 102 sandwiched by a source region 101 and a drain region 103 constituted of a crystalline semiconductor, an Si_xGe_1-x region 105 is formed by locally adding germanium.例文帳に追加

結晶性半導体で構成されるソース領域１０１、ドレイン領域１０３に挟まれた活性領域１０２において、局所的にゲルマニウムを添加することでＳｉ_ｘＧｅ_１−ｘ領域１０５を形成する。 - 特許庁

The insulating layer includes regions 8 containing fixed charge, which adjoin the silicon substrate 1 and the source region 10 and also adjoin the silicon substrate 1 and the drain region 11 in such a fashion as to straddle an interface between the silicon substrate 1 and the source region 10 and an interface between the silicon substrate 1 and the drain region 11.例文帳に追加

上記絶縁層は、シリコン基板１とソース領域１０との境界およびシリコン基板１とドレイン領域１１との境界を跨ぐように、シリコン基板１とソース領域１０に接すると共にシリコン基板１とドレイン領域１１に接する固定電荷を含む領域８を有する。 - 特許庁

In these treatments, LDD width WD11, WD13 are each set separately, by setting a source region/drain region implantation process of the Tr 33 after the formation of the first sidewall, and a source region/drain region implantation process of the Tr 35 after the formation of the second sidewall, respectively.例文帳に追加

これらの処理において、第１のサイドウォール形成後にＴｒ３３のソース領域／ドレイン領域インプラ工程を、第２のサイドウォール形成後にＴｒ３５のソース領域／ドレイン領域インプラ工程を、それぞれ打ち込むことにより、各ＬＤＤ幅ＷＤ１１，ＷＤ１３を別個に設定する。 - 特許庁

To provide an element structure of a semiconductor device for securing sufficient contact area between an electrode, which is in contact with the source region or the drain region, and the source region or the drain region, and to provide a method for manufacturing a semiconductor device that has the element structure.例文帳に追加

ソース領域又はドレイン領域と接触する電極と、ソース領域又はドレイン領域との接触面積を十分に確保するための半導体装置の素子構造及び該素子構造を有する半導体装置の作製方法を提供することを目的とする。 - 特許庁

The thin film transistor substrate has a source-side recess formed inside a semiconductor layer surface outer periphery closer to a source region than to a channel region, and a drain-side recess formed inside a semiconductor layer surface outer periphery closer to a drain region than to the channel region.例文帳に追加

本発明に係る薄膜トランジスタ基板は、チャネル領域よりもソース領域側にある半導体層表面外周の内側に形成されたソース側凹部と、チャネル領域よりもドレイン領域側にある半導体層表面外周の内側に形成されたドレイン側凹部とを備える。 - 特許庁

The NMOS switch element 2's N-type source diffusion region 9s and P-type substrate contact diffusion region 7 are arranged such that they are adjacent, and the NMOS protection element 3's N-type source diffusion region 15s and P-type substrate contact diffusion region 20 are arranged such that they are spaced.例文帳に追加

ＮＭＯＳスイッチ素子２のＮ型ソース拡散領域９ｓとＰ型基板コンタクト拡散領域７は隣接して配置されており、ＮＭＯＳ保護素子３のＮ型ソース拡散領域１５ｓとＰ型基板コンタクト拡散領域２０は間隔をもって配置されている。 - 特許庁

For realizing a bipolar transistor with large channel width without outer wiring by fixing body potential, the transistor constituted of drain/source region-first gate 401-body contact region and the merged part of first conduction-type second region 123-second gate 402-source/drain region is realized.例文帳に追加

またボディ電位固定の外部配線無しに、チャネル幅の大きい両極性のトランジスタを実現する為に、ドレイン・ソース領域−第１ゲート４０１−ボディコンタクト領域と第１導電型の第２領域１２３の併設部分−第２ゲート４０２−ソース・ドレイン領域 からなるトランジスタの構成とする。 - 特許庁

In a nonvolatile semiconductor memory having a source region 6, a drain region 7, a channel region 8, and a gate electrode which are all provided in a semiconductor substrate, there are provided between the source region and the opposite drain thereto first and second channel regions 11, 12 having the impurity concentrations from each other.例文帳に追加

半導体基板にソース領域とドレイン領域とチャネル領域とゲート電極とを設ける不揮発性半導体記憶装置において、対向するソース領域とドレイン領域との間に不純物濃度の異なる第１のチャネル領域と第２のチャネル領域とを設ける。 - 特許庁

A trench region 2 is formed between a source region 7 and a drain region 8 that are formed on a surface layer of a semiconductor substrate 1, an insulator is formed in the trench region 2, and holes are formed in a line in Z direction that intersects X direction (source-drain direction) in the insulator.例文帳に追加

半導体基板１の表面層に形成されたソース領域７とドレイン領域８の間にトレンチ領域２を形成し、トレンチ領域２内に絶縁物を形成し、絶縁物内にＸ方向（ソース−ドレイン方向）に交差するＺ方向に並べて空孔を形成する。 - 特許庁

A p-layer 6 is formed in a region in an upper layer part of the GaN layer 1 and in the AlGaN layer 2, wherein the region includes a part of the region directly underneath the source electrode 3 and a part of the region directly underneath the gate electrode 5, and the p-layer 6 is connected to the source electrode 3 and to the gate electrode 5.例文帳に追加

また、ＧａＮ層１の上層部及びＡｌＧａＮ層２におけるソース電極３の直下域の一部及びゲート電極５の直下域の一部を含む領域に、ソース電極３及びゲート電極５に接続されるように、ｐ層６を形成する。 - 特許庁

When the distance of the side 50 of the source region 20 of a first metal silicide layer 30 and the side 52 of the source region 20 of the drain region 22 is set to L1, and the distance of the side 54 of the first metal silicide layer 30 and the side 56 of the drain region 22 is set to L2, it is made L2≥L1.例文帳に追加

第１金属シリサイド層３０のソース領域２０側の辺５０とドレイン領域２２のソース領域２０側の辺５２との距離をＬ１、第１金属シリサイド層３０の辺５４とドレイン領域２２の辺５６との距離をＬ２とした場合に、Ｌ２≧Ｌ１にする。 - 特許庁

The source/drain junction regions 17 and 18 are thicker than that of the channel region 19, and the thicknesses of the LDD regions 15a change so as to have each gradually, continuously increase starting from the channel region 19 toward the source junction region 17 and the drain junction region 18.例文帳に追加

上記ソース／ドレイン接合領域１７,１８の厚さがチャネル領域１９よりも厚く、かつ、各ＬＤＤ領域１５aの厚さがチャネル領域１９側からソース接合領域１７側およびドレイン接合領域１８側に向かって夫々徐々に厚くなるように連続的に変化する。 - 特許庁

An integrated LDMOS transistor comprises a semiconductor substrate (11), an LDMOS gate region (17), LDMOS source (14) and drain (15) regions, and a channel region (13) positioned beneath the LDMOS gate region, where the channel region interconnects the LDMOS source and drain regions.例文帳に追加

半導体基板（１１）、ＬＤＭＯＳゲート領域（１７）、ＬＤＭＯＳソース（１４）とドレイン（１５）領域およびＬＤＭＯＳゲート領域の下に配置されたチャネル領域（１３）を含み、チャネル領域がＬＤＭＯＳソースとドレイン領域を相互結合する集積ＬＤＭＯＳトランジスタ。 - 特許庁

For this reason, in a MOSFET 1, the parasitic resistance of the source region 5 and the drain region 6 can be further reduced than the parasitic resistance of a conventional source region and a conventional drain region that are formed only by injecting an impurity into the group III-V compound semiconductor layer 4 using implantation.例文帳に追加

これにより、MOSFET１では、III−Ｖ族化合物半導体層４に対して単に不純物をインプラテーションで注入して形成された従来のソース領域及びドレイン領域の寄生抵抗に比べて、ソース領域５及びドレイン領域６の寄生抵抗を一段と低減させることができる。 - 特許庁

Two N+ regions 13 as source regions are formed in a region of the P well 4.例文帳に追加

Ｐウェル４の領域には、ソース領域としての２つのＮ+領域１３が形成されている。 - 特許庁

A source electrode 8 contacts with the convex part of the base region 2, and is buried within the first recess 6.例文帳に追加

ソース電極８は、ベース領域２の凸部に接し、第１凹部６の内部に埋め込まれている。 - 特許庁

A third insulating layer 6 is formed on a side portion of the source region side of the laminated layer 8.例文帳に追加

そして、積層膜８のソース領域側側部には、第３の絶縁層６が形成される。 - 特許庁

This buried layer 7 lowers the resistance of a region under an n+-type source layer 12.例文帳に追加

このＰ＋型の埋め込み層７はＮ＋型のソース層１２の下の領域を低抗抗化する。 - 特許庁