「source-region」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

A barrier insulating material 36 is deposited through a CVD method and formed by etching, with which the lower electrode 26 is set separate from the source region 18 and the drain region 20 by a distance D of 50 to 300 nm.例文帳に追加

障壁絶縁材３６をＣＶＤ堆積した後エッチングにより成形し、下部電極２６とソース領域１８及びドレイン領域２０とが５０〜３００ｎｍの距離Ｄ離れるようにする。 - 特許庁

The control section 5 operates the transfer mechanism, moves the relative position between the substrate, and the vapor-deposition mask and the vapor-deposition source, step by step, and makes the region to be film-formed deposited with the vapor-deposition material while dividing the region into a plurality of areas.例文帳に追加

制御部５は、移動機構を稼動させ、基板と、蒸着マスク及び蒸着源との相対位置をステップ状に移動させ、被成膜領域を複数に分割して蒸着させる。 - 特許庁

The method further includes steps of heat-treating, forming a side wall oxide film 7 on a side wall of the gate electrode, forming a drain region in a semiconductor substrate below an end of the gate electrode at a second region side, and forming a source region in the semiconductor substrate below an end of the gate electrode at a first region side.例文帳に追加

その後、熱処理を施し、ゲート電極の側壁に側壁酸化膜７を形成し、ゲート電極の第２領域側の端部の下方に位置する半導体基板中にドレイン領域を形成し、ゲート電極の第１領域側の端部の下方に位置する半導体基板中にソース領域を形成する。 - 特許庁

A semiconductor device includes a device isolated structure which is formed on a semiconductor substrate, and defines an active region; a surrounded channel structure which connects a source region and a drain region, and is separated from the semiconductor substrate under the active region by a predetermined distance; and a gate electrode surrounding the surrounded channel structure.例文帳に追加

本発明は半導体素子及びその製造方法に関し、特にゲート電極でサラウンディングチャンネル構造を取り囲むよう素子を設計することにより、電流駆動能力とショートチャンネル效果の改善によってトランジスタの制御能力を向上させ、高速の低電圧半導体素子を形成することができる技術である。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The impurity element, such as a 3d transition metal, can be moved into a region far from the junction regions of a channel-forming region and a drain region by doping the element represented by P(phosphorus) in a region, in which source/drain are formed, and forming a gradient to the concentration distribution.例文帳に追加

上記問題点を解決するために、ソース／ドレインが形成される領域に、P（リン）に代表される元素をドープし、その濃度分布に勾配をつけることで、３ｄ遷移金属などの不純物元素を、チャネル形成領域とドレイン領域との接合領域から遠い領域に移動させることができる。 - 特許庁

The rectifying region 13 of a first conductivity type is surrounded with an inverse rejection groove 26, the inverse rejection region 33b of a second conductivity type is arranged within the inverse rejection groove 26, an ohmic junction is formed with a source diffusing region 19, and a common electrode film 42 to form a Schottky junction with the rectifying region 13 is then formed.例文帳に追加

第一導電型の整流領域１３を逆阻止溝２６で取り囲み、逆阻止溝２６の内部に第二導電型の逆阻止領域３３ｂを配置し、ソース拡散領域１９とオーミック接合を形成し、整流領域１３とショットキー接合を形成する共通電極膜４２を形成する。 - 特許庁

Then a gate insulating film 12 covering the gate electrode 11 in plan view is formed on the substrate 10, an amorphous semiconductor film 13 having a channel region 13c, a source region 13s and a drain region 13d is formed thereupon, and a channel protective layer 14 covering the channel region 13c in plan view is formed thereupon.例文帳に追加

次に、基板１０上に、ゲート電極１１を平面視で覆うゲート絶縁膜１２を形成し、その上に、チャネル領域１３ｃとソース領域１３ｓとドレイン領域１３ｄとを有する非晶質の半導体膜１３を形成し、その上に、チャネル領域１３ｃを平面視で覆うチャネル保護層１４を形成する。 - 特許庁

A compressive stress applied portion 20 consisting of SiGe film is formed in a source/drain region of a p-MOS region 30a, after that, an impurity is implanted into the p-MOS region 30a and an n-MOS region 30b, and shallow junction regions 22a, 22b and deep junction regions 23a, 23b are formed.例文帳に追加

ｐ−ＭＯＳ領域３０ａのソース／ドレイン領域にＳｉＧｅ膜からなる圧縮応力印加部２０を形成し、その後にｐ−ＭＯＳ領域３０ａおよびｎ−ＭＯＳ領域３０ｂに不純物注入を行い、浅い接合領域２２ａ、２２ｂおよび深い接合領域２３ａ、２３ｂを形成する。 - 特許庁

After a source/drain region 4 is formed in a p-type MOS region by using a p-type impurity, an Ni monosilicide film 5 having highly uniform film quality and a film thickness is formed in a region in which an Ni silicide film is formed by suppressing the phase transition and agglomeration of an Ni silicide by injecting Ge into the region.例文帳に追加

Ｐ型不純物によりＰ−ＭＯＳ領域にソース及びドレイン領域４を形成した後、Ｎｉシリサイド膜が形成される領域にＧｅを注入することにより、Ｎｉシリサイドの相転移や凝集を抑制して膜質及び膜厚均一性に優れたＮｉモノシリサイド膜５を形成する。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The surface concentration top region 14A of the p-type diffusion region 14 can be made comparatively high in impurity concentration because an opening is provided to a field oxide film 4 avoiding the gate electrode 6 and impurities are diffused by implanting impurity ions through the opening, and a surface leakage current occurring between itself and the source region and drain region of the adjacent MOS transistor can be restrained.例文帳に追加

Ｐ型拡散領域１４の表面濃度頂上領域１４Ａは、ゲート電極６と重ならずフィールド酸化膜４を開孔しイオン打ち込みによって拡散するため、比較的高濃度にすることができ、隣接したＭＯＳトランジスタのソース領域、ドレイン領域との表面リーク電流を抑制できる。 - 特許庁

Related to a planar layout of a horizontal high breakdown voltage trench MOSFET, when a direction cutting across an n^+ source region 6 and an n^+ drain region 7 is an x-direction and a direction orthogonal to the x-direction is a y-direction, an end of the n^+ drain region 7 in the y-direction is enclosed by an n^- offset drain region 3.例文帳に追加

横型高耐圧トレンチＭＯＳＦＥＴの平面レイアウトに関して、Ｎ^^^^+ソース領域６およびＮ^+ドレイン領域７を横切る方向をｘ方向とし、このｘ方向に直交する方向をｙ方向とした場合、Ｎ^+ドレイン領域７のｙ方向の端部をＮ^-オフセットドレイン領域３で囲む。 - 特許庁

The insulated gate field effect transistor has a channel forming region of a semiconductor substrate for internally forming a channel layer and opposing a gate electrode 19 through a gate insulating film 17, and a source-drain region 10 having a conductivity type reverse to that of the channel forming region and formed separately in contact with the channel forming region.例文帳に追加

ゲート絶縁膜１７を介してゲート電極１９と対向し、内部にチャネル層が形成される半導体基板のチャネル形成領域と、当該チャネル形成領域と逆の導電型を有し、チャネル形成領域に各々接し互いに離れて形成されているソース・ドレイン領域１０と、を有する。 - 特許庁

A gate insulating film 450 at a part of a channel forming region 410 overlapping the boundary regions 412 and 413 contiguous to the drain region 430 and source region 420 is formed thicker than the gate insulating film 450 at a part of the channel forming region 410 overlapping the central part 411 in the longitudinal direction of channel.例文帳に追加

チャネル形成領域４１０のうち、ドレイン領域４３０およびソース領域４２０に隣接する境界領域４１２、４１３と重なる部分のゲート絶縁膜４５０の膜厚は、チャネル形成領域４１０のチャネル長方向における中央部分４１１と重なる部分のゲート絶縁膜４５０の膜厚に比して厚い。 - 特許庁

The semiconductor device includes the transistor having a source-drain region and a channel region in a semiconductor substrate made of a predetermined crystal, and an extension region provided with the channel region interposed from a gate-width direction and where an epitaxial crystal having a lattice constant different from that of the predetermined crystal is buried.例文帳に追加

所定の結晶からなる半導体基板内にソース・ドレイン領域およびチャネル領域を有するトランジスタと、ゲート幅方向から前記チャネル領域を挟むように設けられ、前記所定の結晶と異なる格子定数を有するエピタキシャル結晶が埋め込まれた拡張領域と、を備えた半導体装置を提供する。 - 特許庁

Each memory cell 20 includes a pillar 40, electrically connected with the connection wire 23, comprising a lower source/drain region 42 for a cell access transistor, upper source/drain region 44 for the same, and at least one channel region 46 extending therebetween in a vertical direction.例文帳に追加

各メモリセル２０は、接続線２３に電気的に接続された、セルアクセストランジスタのための下部ソース／ドレイン領域４２と、セルアクセストランジスタのための上部ソース／ドレイン領域４４と、下部ソース／ドレイン領域４２および上部ソース／ドレイン領域４４の間に垂直方向に延在する少なくとも１つのチャネル領域４６と、からなるピラー４０を含む。 - 特許庁

To provide a semiconductor element operating in the normally-off mode and in a high-breakdown voltage and high-current state by forming a Schottky electrode in a source region of an FET, including an ohmic pattern electrode therein, and forming a gate electrode in a part of a source electrode region and a part of a nitride semiconductor region, and provide a manufacturing method for the same.例文帳に追加

ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。 - 特許庁

In this manufacturing method for obtaining the semiconductor device, a low-resistance region in an N-type polycrystalline silicon resistor is formed simultaneously by a process for forming the source and drain of an NMOS transistor, and the low-resistance region in the P-type polycrystalline silicon resistor is formed simultaneously by a process for forming the source and drain of a PMOS transistor region.例文帳に追加

これを得る製造方法においては、ＮＭＯＳトランジスタのソース、ドレインを形成する工程で同時にＮ型多結晶シリコン抵抗体内の低抵抗領域を形成し、また、ＰＭＯＳトランジスタ領域のソース、ドレインを形成する工程で同時にＰ型多結晶シリコン抵抗体内の低抵抗領域を形成するようにした。 - 特許庁

The thin film transistor comprises a source/drain region formed in a semiconductor thin film, and a gate electrode formed on the semiconductor thin film through a gate insulation film wherein the gate electrode is arranged to surround the source region and the drain region is arranged to surround the gate electrode.例文帳に追加

半導体薄膜内に形成されたソース／ドレイン領域と、半導体薄膜上にゲート絶縁膜を介して形成されたゲート電極とからなる薄膜トランジスタであって、ゲート電極がソース領域を取り囲むように配置され、かつドレイン領域がゲート電極を取り囲むように配置されてなることを特徴とする薄膜トランジスタにより、上記の課題を解決する。 - 特許庁

In the n-type MOS transistor Q10b, the p-type impurity of low concentration is introduced in an LDD region 8, and since drain side and source side n+ impurity regions 10 are separated from a channel-forming region by such a p- impurity region, the gap of drain and source is held in off state, even if the gate voltage is impressed.例文帳に追加

ｎ型ＭＯＳトランジスタＱ１０ｂにおいては、ＬＤＤ領域８に低濃度のｐ型不純物が導入されており、このｐ−不純物領域によってドレイン側およびソース側のｎ＋不純物領域１０がチャネル形成領域から分離されるため、ゲート電圧を印加してもドレイン−ソース間はオフ状態に保持される。 - 特許庁

A first gate electrode 10 and a second drain electrode 13 are linear electrodes whose lengths are shorter than that of a source electrode 9 with an isolating region 20 provided at both ends, and a region surrounded with two isolating regions and the source electrode 9 is a P-channel MOS region PR where a P-channel MOS transistor is formed.例文帳に追加

第１ゲート電極１０および第２ドレイン電極１３はソース電極９の長さを超えない長さの直線状の電極であり、各々の両端部には分離領域２０が配設され、２つの分離領域２０とソース電極９とで囲まれる領域が、ＰチャネルＭＯＳトランジスタが形成されるＰチャネルＭＯＳ領域ＰＲとなる。 - 特許庁

The luminous flux by the entire widened light source unit 5b is superposed on the luminous flux by the entire light source unit 5b in the unit region 15 adjacent to the unit regions 15 involved in a backlight 2.例文帳に追加

広げられた光源ユニット５ｂ全体による光束は、バックライト２に含まれる、単位領域１５に隣接する単位領域１５の光源ユニット５ｂ全体による光束と重なり合う。 - 特許庁

Further, a p+-type region is formed without direct contact with the n+-type source between the isolated n+-type source regions to be contacted with a p-type gate provided in parallel at both sides of each channel.例文帳に追加

さらには各チャネルの両側に平行して設けられるｐゲートへは、分離されたｎ+ソース領域間に、ｎ+ソースとは直接接することなくｐ+領域を形成することによりコンタクトする。 - 特許庁

Consequently, a processing time for deriving the light source control amounts is extremely shortened compared with deriving the light source control amounts, based on the brightness of a whole region of the input image.例文帳に追加

したがって、入力画像の領域全体の明るさに基づいて、複数の光源制御量を導出する場合と比較して、光源制御量を導出するための処理時間を大幅に短縮できる。 - 特許庁

To provide a DHC plant energy-saving system capable of achieving energy-saving effect in a heat source machine such as a refrigerating machine and a cooling tower even in a region where municipal waste water and river water can not be utilized as a heat source.例文帳に追加

都市下水や河川水などを熱源に利用できない地域でも、冷凍機など熱源機や冷却塔で省エネルギー効果を得ることができるＤＨＣプラント省エネルギー化システムを提供する。 - 特許庁

N^+-SiC Formed on the n^-drift layer is made a source layer, and a part of the n^-drift layer is made a channel region by forming a trench extending from the n^+ source layer to a predetermined depth of the n^-drift layer.例文帳に追加

ｎ^-ドリフト層上に形成されたｎ^＋−ＳｉＣをソース層とし、ｎ^＋ソース層からｎ^-ドリフト層の所定深さまでトレンチ溝を形成することでｎ^-ドリフト層の一部をチャネル領域とする。 - 特許庁

By controlling the reverse bias across the PN junction between the source and the substrate, the pinch-off point of the inversion region is pulled back toward the source, thereby increasing the programming efficiency of the MOSFET.例文帳に追加

ソース−基板間のＰＮ接合の逆バイアスを制御することによって、反転領域のピンチオフ点がソースの方へ引き戻され、それによってＭＯＳＦＥＴのプログラミング効率を増大させる。 - 特許庁

The FET region 108 is grounded via a wiring structure, comprising a wiring layer 112, a source pad 110 on the source via hole 116, and a back metal 118 on the rear surface of the GaAs substrate 102.例文帳に追加

そして，ＦＥＴ領域１０８は，配線層１１２とソースバイアホール１１６上のソースパッド１１０とＧａＡｓ基板１０２裏面のバックメタル１１８とから成る配線構造を介して接地される。 - 特許庁

Further, a band-like contact opening 108 is formed between the short sides of the gate electrode 106, and a p^+-type source electrode 100 and an n^+-type region 104 are brought into contact with a source electrode here.例文帳に追加

さらに，ゲート電極１０６の短辺同士の間に帯状のコンタクト開口１０８を設け，ここでｐ^+ソース領域１００やｎ^+ソース領域１０４がソース電極と接するようになっている。 - 特許庁

A source electrode 6 and a drain electrode 7 are led out from a source/drain region 5 on an active layer 4 to the outside of the active layer 4, and have parts which are in contact with a side wall of the active layer 4.例文帳に追加

ソース電極６およびドレイン電極７は、活性層４上のソース・ドレイン領域５から活性層４の外部に導出されており、活性層４の側壁と接触する部分を有している。 - 特許庁

Each first impurity diffusion region 20 (20A and 20B) of low concentration and of the same conductive layer as the source 26 and the drain 28 is provided on the lower side of a gate so as to adjoin the source 26 and the drain 28.例文帳に追加

またソース２６とドレイン２８と同一の導電層で且つ低濃度である第１不純物拡散領域２０をソース２６とドレイン２８にそれぞれ隣接するようゲート下方側に設ける。 - 特許庁

To provide a plane light source device, as well as a light guide member, which is so made to avoid occurrence of dark spots in response to the outside of a luminous region of a light source in a simple structure.例文帳に追加

本発明は、簡単な構成により、光源の発光領域の外側に対応して暗部の発生を排除するようにした、面光源装置及び導光部材を提供することを目的とする。 - 特許庁

To provide a plasma light source and a plasma light generating method which can supply plasma medium stably for a desired time to a light-emitting source of EUV light, i.e. plasma, in effective wavelength region (near 13.5 nm).例文帳に追加

有効波長領域（１３．５ｎｍ近傍）のＥＵＶ光の発光源であるプラズマにプラズマ媒質を所望の時間、安定供給することができるプラズマ光源とプラズマ光発生方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device having small contact resistance between a source electrode and a source region regarding a method of manufacturing a trench gate type semiconductor device having a trench contact structure.例文帳に追加

トレンチコンタクト構造を有するトレンチゲート型半導体装置の製造方法において、ソース電極とソース領域とのコンタクト抵抗が小さい半導体装置の製造方法を提供すること。 - 特許庁

The first and second source/drain regions of the second conduction type are formed in a second layer near the top surface of the second layer, and the second layer is separated in a cross direction from the first source/drain region.例文帳に追加

第２の導電型の第１および第２のソース／ドレイン領域は第２の層の上面の近傍の第２の層に形成され、第２の層は第１のソース／ドレイン領域から横方向に離間する。 - 特許庁

The outermost gate bus line 46 and the outermost source bus line 48, located on the outermost side of an effective display region 45, are formed with breadths wider than those of gate bus lines 44 and source bus lines 47.例文帳に追加

有効表示領域４５の最も外側に位置する最外ゲートバス配線４６および最外ソースバス配線４８をゲートバス配線４４およびソースバス配線４７よりも幅広に形成する。 - 特許庁

A source electrode 36 is formed on the surface of a first interlayer insulating layer 61 covering the semiconductor layer 31 and the gate electrode 34 and conducts to a source region 31s via the contact hole CH1s.例文帳に追加

ソース電極３６は、半導体層３１およびゲート電極３４を覆う第１層間絶縁層６１の面上に形成されるとともにコンタクトホールＣＨ1sを介してソース領域３１ｓに導通する。 - 特許庁

The prediction accuracy of the future weather information can be improved, by selecting the information source device 110 located at the necessary region and by receiving the weather information form the information source device 110.例文帳に追加

必要な地域に位置する情報源装置１１０を選択し、その情報源装置１１０から気象情報を受け取ることにより、今後の気象情報の予測精度の向上を図る。 - 特許庁

An interpolator interpolates a plurality of aggregates of pixels in the detected edge direction in a region surrounding the source pixel, in order to make an aggregate of output pixels showing an enlarged figure of the source pixel.例文帳に追加

補間器は、該ソースピクセルの拡大形を表す出力ピクセルの集合を作るために、該ソースピクセルを囲む領域においてピクセルの複数の集合を検出されたエッジ方向に補間する。 - 特許庁

The integrated circuit device 1 includes a power source circuit block PB which generates a power source voltage by boosting the voltage by a charge pump using a capacitor for boosting, and a pad arrangement region arranged with pads.例文帳に追加

集積回路装置は、昇圧用キャパシタを用いたチャージポンプにより電圧を昇圧して、電源電圧を生成する電源回路ブロックＰＢと、パッドが配置されるパッド配置領域とを含む。 - 特許庁

Only CT images 3 including the region 2 of interest are reconstituted on a prescribed cycle and successively replaced with corresponding tomographic images in three-dimensional source images 1 and the three- dimensional source images 1 are continuously obtained.例文帳に追加

関心領域２を含むＣＴ画像３のみが所定の周期で再構成され、三次元原画像１中の対応する断層像に順次置換され連続的に三次元原画像１が得られる。 - 特許庁

To provide a phosphor material that exhibits strong emission of light in the near ultraviolet region by irradiation from an excitation source with a wavelength of 172 nm radiated by rare gas discharge as the excitation source of the phosphor.例文帳に追加

蛍光体の励起源として、希ガス放電により放射される波長１７２ｎｍの励起源の照射により、近紫外線領域に強い発光を示す蛍光体材料を提供すること。 - 特許庁

An exposure device comprises a light source, a photomask disposed between the light source and a substrate and a fly-eye lens 6 for uniformizing an illuminance distribution of light irradiated on an irradiation region 40 on the photomask.例文帳に追加

露光装置は、光源と、光源と基板との間に配置されるフォトマスクと、フォトマスク上の照射領域４０に照射される光の照度分布を一様にするフライアイレンズ６とを備える。 - 特許庁

Each first impurity diffusion region 20 (20A and 20B) of low concentration and of the same conductive type as a source 26 and a drain 28 is provided on the lower side of a gate so as to adjoin the source 26 and the drain 28.例文帳に追加

ソース２６とドレイン２８と同一の導電型で且つ低濃度である第１不純物拡散領域２０をソース２６とドレイン２８にそれぞれ隣接するようゲート下方側に設ける。 - 特許庁