意味 | 例文 (999件) |
source-regionの部分一致の例文一覧と使い方
該当件数 : 4512件
The in-phase indicator lamp drive circuit extracts timing signals in a region changing from a negative electrode to a positive electrode, using as the center the zero-point voltage crossing region of the highest inclination in the voltage change, with respect to the phase change in the alternating current sine waves of the power source inputs input respectively from the first and second input ends, and compares these timing signals to determine the in phase.例文帳に追加
同相表示灯駆動回路は、第1および第2の入力端からそれぞれ入力する電源入力である交流正弦波に対し位相変化に対する電圧変化傾斜の最も大きいゼロボルトを中心とし、負極から正極に変化する領域のタイミング信号を抽出し、これらタイミング信号を比較することにより同相を判定する。 - 特許庁
A charge accumulation layer 20 for capacity coupling to the active region is formed on the active region through a first gate insulating film 18, a control gate 24 for capacity coupling to the charge accumulation layer 20 is formed on the charge accumulation layer 20 through a second gate insulating film 22, and a source diffusion layer 8 is formed on the opposite side of the drain diffusion layer to the control gate 24.例文帳に追加
活性領域上には第1のゲート絶縁膜18を介して活性領域に容量結合する電荷蓄積層20が形成され、電荷蓄積層20上には第2のゲート絶縁膜22を介して電荷蓄積層20に容量結合する制御ゲート24が形成され、制御ゲート24に対してドレイン拡散層の反対側にはソース拡散層8が形成される。 - 特許庁
At least one end side of a semiconductor layer 14a is arranged outside a region for forming the parasitic capacitance Cgd while one end side separates from the end side of the region for forming the parasitic capacitance Cgd, by not less than the distance of tolerance Δe in the relative position deviation of the gate electrode 14G, the semiconductor layer 14a, a source electrode 14S, and the drain electrode 14D.例文帳に追加
この半導体層14aの少なくとも一端辺を、前記寄生容量Cgdを形成する領域の端辺から、ゲート電極14G、半導体層14a、ソース電極14Sおよびドレイン電極14Dの相対的な位置ずれの許容誤差Δeの距離よりも離れて、前記寄生容量Cgdを形成する領域の外側に配置する。 - 特許庁
The semiconductor device comprises a silicon substrate 10, a floating gate 22 provided on the silicon substrate 10 with a first insulating layer 20 in between, a second insulating layer 26 which contacts at least a part of the floating gate 22, a control gate 28 formed on a second insulating layer 26, and a source region 14 and drain region 16 formed in the silicon substrate 10.例文帳に追加
半導体装置は、シリコン基板10と、シリコン基板10上に、第1の絶縁層20を介在させて配置されたフローティングゲート22と、フローティングゲート22の少なくとも一部と接触する第2の絶縁層26と、第2の絶縁層26の上に形成されたコントロールゲート28と、シリコン基板10内に形成されたソース領域14およびドレイン領域16と、を含む。 - 特許庁
To provide an inexpensive display device having improved visibility with high-luminance emission while preventing the occurrence of emission luminance spots on a dial and achieving higher emission illuminance particularly in a high speed region than in other regions by using an inexpensive light guide which efficiently uses the light quantity of a light source for lighting to achieve higher emission illuminance in a desired region than in other regions.例文帳に追加
光源の光量を効率よく照明として用いて所望の領域を他の領域より発光照度を上げることを可能とする安価な導光体を使用することで、文字盤の発光輝度の斑の発生を抑制し、かつ特に高速領域を他の領域より発光照度を上げて高輝度発光にて視認性に優れた安価な表示装置を提供する。 - 特許庁
A through-hole 43 and a contact hole 21, which connect the lower electrode 49 of the noise reduction capacitor Cn to an N+-type semiconductor region 6 are wider in opening area than a through-hole 43 and a contact hole 21 which connect the data storage capacitor element Cs to either of the source and drain (N--type semiconductor region 11) of the memory cell selection MISFET Qs.例文帳に追加
また、ノイズ対策用容量素子Cn の下部電極49とn^+ 型半導体領域6とを接続するスルーホール43とコンタクトホール21の開孔面積は、情報蓄積用容量素子Cs とメモリセル選択用MISFETQs のソース、ドレイン(n^- 型半導体領域11)の一方とを接続するスルーホール43とコンタクトホール21の開孔面積よりも広い。 - 特許庁
The concentration of electric fields to the part of the n-type offset drain region 32 protruded to a source side than a field oxide film 33 is relaxed by making the quantity of impurities per unit area in the protruded part smaller than that of impurities per unit area in the part of the region 32 under the field oxide film 33 by forming the protruded part to have a comb- shaped flat surface.例文帳に追加
n−オフセットドレイン領域32の、フィールド酸化膜33よりもソース側にはみ出る部分を、平面形状が櫛歯状になるように形成することによって、そのソース側にはみ出た部分の単位面積当たりの不純物量を、フィールド酸化膜33の下の部分の単位面積当たりの不純物量よりも少なくし、ソース側にはみ出た部分への電界の集中を緩和する。 - 特許庁
The cold spray coating system includes: a cold spray coating gun having a nozzle member 214 operative to emit a stream of gas and granules of a coating material from a nozzle opening 218 defined by the nozzle member 214 such that the granules of the coating material impact and bond with a first region of a substrate; and a heat source member 202 operative so as to heat the first region of the substrate.例文帳に追加
コールドスプレーコーティングシステムは、ノズル部材214によって画成されるノズル開口部218からガス流及び皮膜材料の粒体を放出し、皮膜材料の粒体が基板の第1の領域に衝突し結合するように動作可能なノズル部材214を有するコールドスプレーコーティングガンと、基板の第1の領域を加熱するように動作可能な熱源部材202と、を含む。 - 特許庁
When the high breakdown voltage MOS transistor and a fine low breakdown voltage MOS transistor are mixedly mounted on a same semiconductor substrate, two STIs (shallow trench isolations) are used, an active region, where high concentration impurities are doped in the channel region of a parasitic MOS transistor, is provided between the STIs and current flowing between the source and drain of the parasitic MOS transistor is interrupted.例文帳に追加
同一半導体基板上への高耐圧MOSトランジスタと微細な低耐圧MOSトランジスタの混載において、2つのSTI(Shallow trench isolation)を用い、その間に寄生MOSトランジスタのチャネル領域に高濃度不純物ドープされた活性領域を設け、寄生MOSトランジスタのソース、ドレイン間の電流を遮断した。 - 特許庁
There are provided the LED package having anodized insulation layers includes a substrate made of aluminum material and provided with a reflection region formed therein; a light source mounted on the substrate and electrically connected to electrode patterns; anodized insulation layers formed between the electrode patterns and the substrate; and a lens section arranged to cover the light source of the substrate, and its manufacturing method.例文帳に追加
アルミニウム材料からなり反射領域が形成された基板と、上記基板上に装着され電極パターンに電気的に連結された光源と、上記電極パターンと基板との間に形成されたアノダイジング絶縁層と、および上記基板の光源上に覆われるレンズ部と、を含むアノダイジング絶縁層を有するLEDパッケージおよびその製造方法を提供する。 - 特許庁
The semiconductor device comprises: a gate insulating film 16 provided on a semiconductor layer 10; a gate electrode 9 provided on the gate insulating film 16 and having at least one opening 8 between adjacent well regions 13; a source electrode 19 in ohmic contact with the source region 15; and a drain electrode 18 provided on the rear surface of the semiconductor substrate 11.例文帳に追加
半導体装置は、半導体層10上に設けられたゲート絶縁膜16と、ゲート絶縁膜16上に設けられ、隣接するウェル領域13間に少なくとも1つの開口部8を有するゲート電極9と、ソース領域15にオーミック接触するソース電極19と、半導体基板11の裏面に設けられたドレイン電極18とを備えている。 - 特許庁
To provide particulate and highly-pure copper selenide powder for CIGS film synthesis by a step for crushing and mixing in an organic solvent, copper or a metal source containing copper with metal selenium or a metal source containing selenium, and a step for performing calcination in a low temperature region in which generation of coarse particles or selenium loss hardly occurs.例文帳に追加
本発明は、銅もしくは銅を含む金属源と、金属セレンもしくはセレンを含む金属源とを有機溶媒中で粉砕および混合する工程と、粗大粒子の生成やセレン損失の起こりにくい低温域で焼成する工程とにより、微粒子且つ高純度であることを特徴とするCIGS膜合成用のセレン化銅粉末を提供することを目的とする。 - 特許庁
This apparatus is equipped with a depositing machine base, reactor installed in the depositing machine base having a reactor region in its inside, substrate moving up and down inside the reactor where a wafer is installed, compound source gas injector for pouring in compound source gas into the reactor, substrate heating means arranged inside the substrate that heats the wafer, and reactor heating means that heats the reactor.例文帳に追加
この装置は、蒸着器ベースと、蒸着器ベースに安置され、その内部に反応領域を有する反応炉と、反応炉内部で昇降され、ウェーハが安置される基板と、反応炉内に化合物ソースガスを注入するための化合物ソースガス注入器と、前記基板に内装されてウェーハを加熱する基板加熱手段と、反応炉を加熱する反応炉加熱手段とを備える。 - 特許庁
A semiconductor device comprises a semiconductor substrate SUB having a principal surface, a pair of source/drain regions formed on the principal surface of the semiconductor substrate SUB, a gate insulation film AFE formed on a region sandwiched by the pair of source/drain regions so as to contact the principal surface, and a gate electrode PO formed so as to contact a top face of the gate insulation film AFE.例文帳に追加
主表面を有する半導体基板SUBと、半導体基板SUBの主表面に形成された1対のソース/ドレイン領域と、1対のソース/ドレイン領域に挟まれる領域上であって、主表面に接するように形成されたゲート絶縁膜AFEと、ゲート絶縁膜AFEの上面に接するように形成されたゲート電極POとを備える。 - 特許庁
The MOS device is further provided with a gate 202 formed above the semiconductor layer proximate to the semiconductor layer and at least partially between the first and second source/drain regions, the gate configured such that a dimension of the gate, defined substantially parallel to at least one of the first and second source/drain regions, is confined to be substantially within the active region of the device.例文帳に追加
さらに、半導体層の上で、半導体層に近接して、少なくとも部分的に第1ソース/ドレイン領域と第2ソース/ドレイン領域の間に形成され、少なくとも第1ソース/ドレイン領域および第2ソース/ドレイン領域の1つとほぼ平行に規定され、そのの寸法がデバイスの活性領域の範囲内にほぼ収まるように構成されるゲート202を備える。 - 特許庁
As a result, when the source phone number is the phone numbers of the telephones 1, 2, ... of the user, the relay device 6 detects an area code and a local code of the source phone number, retrieves a phone number of an office at the same region as the regions of the area code and the local code and performs transfer-control to an office telephone 8 corresponding to the telephone number.例文帳に追加
この結果、発信元電話番号が利用者電話機1,2,…の電話番号である場合には、中継装置6は発信元電話番号の市外局番および市内局番を検出し、これら市外局番や市内局番の地域と同じ地域の営業所の電話番号を検索して、この電話番号に対応する営業所電話機8への転送制御を行なう。 - 特許庁
In this case, intervals of the scanning lines formed through the first scanning are eventually twice or more as large as intervals of scanning lines formed in the write region 201a, so arrangement intervals in a subscanning direction of VCSEL formed in a light source 10 can be double or more, thereby eventually suppressing thermal deterioration of the light source 10.例文帳に追加
この場合には、1回の走査で形成される走査線の間隔は、最終的に書込み領域201aに形成される走査線の間隔の2倍又はそれ以上になっているため、光源10に形成されたVCSELの副走査方向の配置間隔を2倍又はそれ以上にすることができ、結果的に光源10の熱的な劣化を抑制することが可能となる。 - 特許庁
This MOS integrated circuit is provided with boosting circuits 61, 62 which can generated positive boosting voltage and negative boosting voltage on a semiconductor chip, a level detecting means 19 detecting a level of power source voltage externally supplied, and a threshold value is changed by switching voltage applied to a substrate (well region) in which MOSFET is formed in accordance with a level of detected power source voltage.例文帳に追加
半導体チップ上に正の昇圧電圧および負の昇圧電圧を発生可能な昇圧回路(61,62)と外部から供給される電源電圧のレベルを検出するレベル検出手段(19)とを設け、検出された電源電圧のレベルに応じてMOSFETが形成された基体(ウェル領域)に印加される電圧を切り替えて、しきい値を変化させるようにした。 - 特許庁
In this case, since air in the slit 14D has a thermal resistance which is larger than that of copper, the control board 14B includes a region with a thermal resistance larger than that of a conductor electrically connecting the light source with the driving control device between the light source package 100P and the driving package 22P concerning a direction orthogonal to the thickness direction of the control board 14B.例文帳に追加
この場合には、スリット14Dの中の空気が、銅よりも大きな熱抵抗を有しているため、制御基板14Bは、制御基板14Bの厚さ方向に直交する方向に関して、光源パッケージ100Pと駆動パッケージ22Pとの間に、光源と駆動制御装置を電気的に接続する導体よりも熱抵抗の大きい領域を有することとなる。 - 特許庁
To provide a positive resist composition suitable for use under an exposure light source of ≤160 nm, particularly F2 excimer laser light (157 nm), and specifically to provide a positive resist composition having satisfactory transmittance when a light source of 157 nm is used, less liable to cause line edge roughness and forming a resist film less liable to leave a film in an exposed region when exposed and developed.例文帳に追加
160nm以下、特にF2エキシマレーザー光(157nm)の露光光源の使用に好適なポジ型レジスト組成物を提供することであり、具体的には157nmの光源使用時に十分な透過性を示し、ラインエッジラフネスが発生し難く、レジスト膜に露光して現像処理をした後に露光領域に残膜が発生し難いポジ型レジスト組成物を提供する。 - 特許庁
An opening portion 11a1 is formed above a gate electrode 4, an opening portion 11a2 is formed above the terminal part of the source/drain region 6 (terminal part at the side of the gate electrode 4), and an opening portion 11a3 is formed above a sidewall 5.例文帳に追加
開口部分11a1はゲート電極4の上方に形成されており、開口部分11a2はソース・ドレイン領域6の端部(ゲート電極4側の端部)の上方に形成されており、開口部分11a3はサイドウォール5の上方に形成されている。 - 特許庁
To provide a semiconductor device containing a MOSFET wherein influence of thermal process is little, control of a threshold value is easy when micronization is advanced, and a source/drain region and a gate are constituted of mutually inverse conductivity type semiconductor, and a method of manufacturing the device.例文帳に追加
熱工程の影響を受け難く、微細化が進んでもしきい値の制御が容易に行なえる、ソース,ドレイン領域とゲートが互いに逆導電型の半導体で構成されるMOSFETを含んだ半導体装置及びその製造方法を提供する。 - 特許庁
Contact with wiring layer for the entire part of source drain diffusing layer region is enabled by crossing a gate electrode without short-circuit with the gate electrode, by utilizing that an insulating film which is mainly formed of Al as the structural atoms has extremely large selection ratio of etching with an Si oxide film.例文帳に追加
Alを主たる構成原子とする絶縁膜がSi酸化膜とのエッチング選択比が極めて大きいことを利用し、ゲート電極を跨ぎゲート電極との短絡なしにソース・ドレイン拡散層全領域にわたる配線層とのコンタクトを可能とした。 - 特許庁
Each of the first and second laser array light source units 102 and 104 emits laser beams W14 and W24 from within a laser beam emission region structured such that the length of a first direction z is longer than that of a second direction y that is orthogonal to the first direction z.例文帳に追加
第1と第2のレーザアレイ光源ユニット102,104のそれぞれは、第1の方向zの長さが前記第1の方向zと直交する第2の方向yの長さよりも長いレーザ光出射領域内からレーザ光W14,W24を出射する。 - 特許庁
Since an optical filter 11 to cut infrared light in the optical path of a light source part 6 is mounted in a fixed state, the optical filter 11 is not removed from the optical path, and the light in the infrared region to become heat rays can be securely eliminated.例文帳に追加
光源部6の光路中に赤外側の光をカットする光学フィルター11が固定された状態で設けられているため、該光学フィルター11が光路から外れることがなく、熱線となる赤外領域の光を確実に除去することができる。 - 特許庁
A thin film transistor formed on a substrate 1 having a micromachined protruding/recessed surface 2 wherein a source and a drain are formed at adjacent protrusions of the protruding/recessed surface 2 and a channel and a gate are formed in the recess region between the protrusions.例文帳に追加
微細加工された凹凸面2を有する基板1上に形成された薄膜トランジスタであって、その凹凸面2の隣接する凸部にソースとドレインを形成し、その凸部間の凹部領域にチャネルとゲートを形成することにより、上記課題を解決した。 - 特許庁
The operating point shift circuit 25 comprises the fourth MOSFET 4 connected to the third MOSFET 3 in parallel and a voltage supply source 14 for supplying the fourth MOSFET 4 with a gate voltage which makes the fourth MOSFET 4 operate in a saturation region.例文帳に追加
この動作点シフト回路25は、第3のMOSFET3と並列接続される第4のMOSFET4と、第4のMOSFET4を飽和領域で動作させるゲート電圧を第4のMOSFET4に供給する電圧供給源14と、からなる。 - 特許庁
The electrooptical apparatus is provided with a power source wiring 601 having a buffer circuit 101b of an image signal supply circuit; and a first wiring part 601a, extended along the arrangement direction of a data line 6a, respectively on a peripheral region on a substrate 10.例文帳に追加
電気光学装置は、基板10上の周辺領域において、画像信号供給回路のバッファ回路101bと、データ線6aの配列方向に沿って延在する第1の配線部分601aを夫々有する電源配線601とを備える。 - 特許庁
The field effect transistor has, between a source and a drain, a channel region 23, constituted of at least two or more series-connected subdivided channel regions 231 to 232, and semiconductor materials of at least two subdivided channel regions 231 to 232 are different in band gap.例文帳に追加
電界効果型トランジスタは、ソース・ドレイン間のチャネル領域23が少なくとも2つ以上の直列に接続された細分化チャネル領域231〜232からなり、少なくとも2つの細分化チャネル領域231〜232の半導体材料のバンドギャップが異なっている。 - 特許庁
Since the phosphor efficiently absorbs ultraviolet light at near a wavelength of 380 nm, which is in the light emission region of an ultraviolet light-emitting diode, the phosphor can be used for a light-emitting diode which has a structure emitting light by a phosphor using the ultraviolet light-emitting diode as the excitation source.例文帳に追加
紫外線発光ダイオードの発光領域である波長380nm付近の紫外線をも効率よく吸収するので、上記紫外線発光ダイオードを励起源とする蛍光体により発光する構造の発光ダイオードにも用いることができる。 - 特許庁
Then the dummy gate DG is removed, and a charge storage film and a memory gate electrode are formed in order at a place where the dummy gate DG has been disposed to form a structure having the memory source-drain region SDm disposed at a lower part in the side of the memory gate electrode.例文帳に追加
その後ダミーゲートDGを除去し、ダミーゲートDGが配置されていた箇所に、電荷蓄積膜とメモリゲート電極とを順に形成することで、メモリゲート電極の側方下部にメモリソース・ドレイン領域SDmが配置された構造を形成する。 - 特許庁
The second source/drain region includes a third n-type impurity layer having an impurity concentration lower and a depth shallower than those of the first n-type impurity layer, and a fourth n-type impurity layer having an impurity concentration higher and a depth deeper than those of the third n-type impurity layer.例文帳に追加
さらに、第2のソース・ドレイン領域が、第1のn型不純物層よりも不純物濃度が低く深さの浅い第3のn型不純物層と、第3のn型不純物層よりも不純物濃度が高く深さの深い第4のn型不純物層を備える。 - 特許庁
In a following canister region on an exhaust side, an adsorbent has to show a flat or flatten isothermal line of the adsorbent on a volume basis, and moreover, it has to show a relatively low capacity to vapor of high concentration in comparison with that on the fuel source side.例文帳に追加
排気側の後続のキャニスター領域において、吸着剤は、容積ベースで平坦又は平坦化された吸着剤等温線を示すとともに、燃料源側吸着剤と比べて高濃度蒸気に対して比較的低い能力を示す必要がある。 - 特許庁
Then an image display region 10a of the substrates 10, 20 is irradiated with visible light from an external visible light source 30 to dissociate ions adsorbed to the inorganic alignment layers 16, 22 by an optical leaving phenomenon and to recover the display state of the liquid crystal device.例文帳に追加
次いで、両基板10,20の画像表示領域10aに対して外部の可視光光源30から可視光を照射し、光離脱現象により無機配向膜16,22吸着されているイオンを解離させ、液晶装置の表示状態を回復させる。 - 特許庁
On the top and side surfaces of a body region 32 of the silicon layer 14 which is obtained by removing source and drain regions from the silicon layer 14, a gate insulation film 36 is formed, and a gate electrode 40 is so formed as to cover the gate insulation film 36.例文帳に追加
シリコン層14の領域であってソース領域およびドレイン領域を除いた領域であるボディー領域32の上面および側面には、ゲート絶縁膜36が形成されており、そのゲート絶縁膜36を覆ってゲート電極40が形成されている。 - 特許庁
The optical position detecting device forms an intensity distribution of a position detection light irradiated from a light source for position detection in the detection region and receives the position detection light reflected by a target object by the light detector 15 to detect the position of the target object.例文帳に追加
光学式位置検出装置では、検出領域に、位置検出用光源から出射された位置検出光の強度分布を形成し、対象物体で反射した位置検出光を光検出器15で受光し、対象物体の位置を検出する。 - 特許庁
A charged particle beam apparatus is configured so that a plasma gas supply source and an electrode connected to a plasma power supply can be installed in the vicinity of a desired region inside the charged particle apparatus to realize local plasma processing and composite functions such as inspection, analysis, and microfabrication by a charged particle beam.例文帳に追加
荷電粒子線装置内にプラズマのガス供給源とプラズマ電源に繋がった電極を所望領域近傍に設置できる構成とし、局所的なプラズマ加工と荷電粒子線による検査、解析、微細加工等の複合機能を実現する。 - 特許庁
The local heat source 11 is for heating locally a desired region along a predetermined cutting line 17 on a first main face side of a work 12 constituted of the first main face and a second main face formed opposite to the first main face.例文帳に追加
局所熱源11は、第1の主面及び第1の主面に対向して形成された第2の主面を有して構成される被加工物12の第1の主面側の割断予定線17に沿って所望の領域を局所的に加熱するためのものである。 - 特許庁
A changing part 62 changes the relationship data used by the deciding part 60 based on whether or not the sound generation source is included in a region decided based on the listening position 49 and an orientation corresponding to the listening position 49.例文帳に追加
変更部62は、前記聴取位置49と前記聴取位置49に対応する指向方向とに基づいて決定される領域に前記発音源が含まれるか否かに基づいて、前記決定部60により用いられる前記関係データを変更する。 - 特許庁
On the rear surface of the substrate B, a wiring W5 that includes the formation point of the via VA1 as one end and the source terminal Ts2 of the switching element S2 as the other end, is formed so as to bypass an insulating region formed around the terminals of the switching elements S1 and S2.例文帳に追加
基板Bの裏面上には、ヴィアVA1の形成箇所を一端としスイッチ素子S2のソース端子Ts2を他端として、スイッチ素子S1,S2の端子周りに形成される絶縁領域を迂回するようにして設けられた配線W5が形成される。 - 特許庁
In a modified erased region self-boosting scheme, low voltages are applied to two or more word lines on the source side of the selected word line, to reduce band-to-band tunneling and to improve the isolation between two boosted channel regions.例文帳に追加
改造された消去された領域の自己昇圧方式では、低い電圧が選択されたワードラインのソース側の2本以上のワードラインに印加され、帯域から帯域へのトンネリングを低減すると共に2つの昇圧されたチャネル領域間の絶縁を改善する。 - 特許庁
The device for measuring the distance to a sound source includes: a single microphone array having a plurality of microphones; a plurality of frequency region conversion parts; a direct/indirect ratio estimating part; a distance-direct/indirect ratio database storing the relationship between direct/indirect ratios and distances; and a distance determination part.例文帳に追加
この発明の音源距離測定装置は、複数のマイクロホンから成る1個のマイクロホンアレーと、複数の周波数領域変換部と、直間比推定部と、直間比と距離との関係を記録した距離−直間比データベースと、距離判定部と、を具備する。 - 特許庁
In the semiconductor device 70, a P-base layer 4, a P^+-contact layer 5, and an N^+-source layer 6 are formed on a surface region of an N^- high-resistance layer 3 on an N^+-buffer layer 2, and a gate insulating film 7 and a gate electrode 8 are formed in a laminated manner on the N^- high-resistance layer 3.例文帳に追加
半導体装置70では、N^+バッファ層2上のN^−高抵抗層3の表面領域にPベース層4、P^+コンタクト層5、N^+ソース層6を形成し、N^−高抵抗層3上にゲート絶縁膜7及びゲート電極8を積層形成する。 - 特許庁
To provide an active matrix EL display device that can display a clear multi gray-scale color display by reducing the shift in the potential caused by potential drop due to the interconnect resistance of a power source supply line to decrease the unevenness in a display region.例文帳に追加
電源供給線の配線抵抗による電位降下によって生じる電位のずれを軽減することにより、表示領域内のムラを軽減し、鮮明な多階調カラー表示が可能なアクティブマトリクス型のEL表示装置を提供することを課題とする。 - 特許庁
The trench gate type semiconductor device is provided with a gate electrode 18 embedded in a trench 14 formed on an Si substrate 12 via a gate insulating film 16, and source/drain diffusing layers 20 formed on the surface region of the substrate 12 beside the trench 14.例文帳に追加
本トレンチゲート型半導体装置は、Si基板12に形成したトレンチ14内にゲート絶縁膜16を介して埋め込んだゲート電極18と、トレンチ14の側方のSi基板12表面領域に形成したソース/ドレイン拡散層20とを備えている。 - 特許庁
A field-effect transistor 10 includes a source 16s and a drain 16d formed in a surface region of a semiconductor active layer 11 comprising a group III nitride semiconductor, a gate electrode 13 formed on the semiconductor active layer 11 through a gate oxide film 12.例文帳に追加
電界効果トランジスタ10は、III族窒化物半導体から成る半導体活性層11の表面領域に形成されたソース16s及びドレイン16dと、半導体活性層11上にゲート酸化膜12を介して形成されたゲート電極13とを備える。 - 特許庁
In this case, impurity in the source/drain region is diffused in solid phase on a surface of the substrate under the gate-sidewall insulating film 9 through the polycrystalline silicon film 4, and extensions 13p and 13n with a very shallow and abrupt density profile are formed.例文帳に追加
このとき、ソース/ドレイン領域11p,11n中の不純物が多結晶シリコン膜4を介してゲート側壁絶縁膜9下の基板表面に固相拡散し、非常に浅く急峻な濃度プロファイルを持つエクステンション13p,13nが形成される。 - 特許庁
An NMOS (n-pole metal insulator transistor) and a PMOS (p-pole metal insulator transistor), whose gate electrodes 10n, 10p are constituted of a conductive type silicon film reversed to the conductive type semiconductor region for source drain, are formed in a first circumferential circuit unit which requires low consumption operation and a memory unit.例文帳に追加
低消費動作が要求される第1の周辺回路部およびメモリセル部には、ゲート電極10n,10pがソース・ドレイン用の半導体領域の導電型とは逆の導電型のシリコン膜で構成されたNMOS,PMOSを形成する。 - 特許庁
A gate electrode 102a, and a source electrode 103a and a drain electrode 103b are formed with a semiconductor layer 101 interposed therebetween, and a region where the gate electrode 102a and the drain electrode 103b are not overlapped with each other is provided for the semiconductor layer between the gate electrode 102a and the drain electrode 103b.例文帳に追加
半導体層101を挟んでゲート電極102aとソース電極103a、ドレイン電極103bを形成し、半導体層のうちゲート電極102aとドレイン電極103bとの間にこれらが重ならない領域を設ける。 - 特許庁
In an Ar ion implantation step, ion implantation conditions (1.0×10^14 ions/cm^2 or less, at 10 keV) are provided not for making noncrystalline but for reforming near the surface of a source/drain region 9 and the surface of a polycrystalline silicon control gate 7.例文帳に追加
Arイオン注入工程において、ソース/ドレイン領域9の表面および多結晶シリコン制御ゲート7の表面付近を非晶質化しないが改質するようなイオン注入条件(1.0×10^14イオン数/cm^2以下、10keV)とした。 - 特許庁
意味 | 例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|