「source-region」に関連した英語例文の一覧と使い方(80ページ目) - Weblio英語例文検索

When the generated carriers flow over the source region of the clear transistor during storage period, the clear transistor discharges the overflowing carriers through the channel 210c thereof so that the overflowing carriers do not intrude into the storage part of an adjacent pixel.例文帳に追加

クリアトランジスタは、蓄積期間において、発生したキャリアがクリアトランジスタのソース領域から溢れ出る場合には、溢れ出たキャリアが隣接する画素の蓄積部に侵入しないように、溢れ出たキャリアをクリアトランジスタのチャネル２１０ｃを介して排出させる。 - 特許庁

In the leak current measurement, a source/drain region is defined as reference potential (ground potential), a gate voltage Vg is defined as a parameter, and a gate voltage value Vgb is searched for a current Ig flowing to the gate electrode 12 to get out of a current allowable range for operation as a product.例文帳に追加

リーク電流測定は、ソース／ドレイン領域を基準電位（接地電位）、ゲート電圧Ｖgをパラメータとし、ゲート電極１２に流れる電流Ｉgが製品として動作させる電流の許容範囲から逸脱するゲート電圧値Ｖgbを探索する。 - 特許庁

After the treatment, a suction hole 24A at a first region 29A at a relatively center side of the installation section 21 is connected and switched to a fluid supply source 66 for separation, and the fluid for separation starts to be supplied to the suction hole 24A at the center side.例文帳に追加

処理後、設置部２１の相対的に中央側の第１領域２９Ａの吸着孔２４Ａを剥離用流体供給源６６に接続切替し、中央側の吸着孔２４Ａに剥離用流体の供給を開始する。 - 特許庁

The sensor is very easily miniaturized because a detection region 121, a slab type spectroscopic part 108, a light detection part 111, a control circuit 114, a wireless transmission and reception part 115, and unillustrated power source part are provided on the back face of a substrate 101 and integrated.例文帳に追加

検出領域１２１，スラブ型分光部１０８，光検出部１１１、制御回路１１４、無線送受信部１１５、さらには、図示しない電源部を基板１０１の裏面に設け、これらを一体としたので、小型化が非常に容易である。 - 特許庁

To provide a backlight device for a liquid crystal display, in which the use efficiency of a light quantity from a light source is improved, and which has superior mass-productivity and performance stability by providing a λ/4 wavelength plate which can attain λ/4 in the broadband over the whole visible light region.例文帳に追加

可視光全域の広帯域でλ／４を達成し得るλ／４波長板を備え、光源からの光量の利用効率が良化され、かつ量産性、性能安定性にも優れた液晶ディスプレイ用バックライト装置を提供する。 - 特許庁

As an image displayed in a display section driven by the source driver has a large spatial frequency component in a high-frequency region, a local roughness appearance is hardly visible and a roughness appearance of a display screen as a whole can be eliminated or decreased.例文帳に追加

このソースドライバで駆動される表示部に表示される画像には高域の空間周波数成分が大きいので、局所的なざらつきが目に感じにくくなり、全体として表示画面のざらつき感を解消または低減することができる。 - 特許庁

The photomask 100 for exposure having a mask pattern 102 and a mask pattern 104 complementing the mask pattern 102 is irradiated with light from a light source, and the mask patterns 102 and 104 are superimposed, as a mask, in the same region of a sample for sample exposure.例文帳に追加

マスクパターン１０２と、マスクパターン１０２を相補するマスクパターン１０４とが形成された露光用フォトマスク１００に光源からの光を照射し、マスクパターン１０２，１０４をそれぞれマスクとして試料の同一領域に重ねて露光する。 - 特許庁

To provide a new copolymer exhibiting an excellent transmittance, a high sensitivity, and a high resolution in the field of photolithography using a light source in the DUV(deep ultraviolet) region, a photoresist composition, and a method for producing a high-aspect-ratio resist pattern by using a silylating agent.例文帳に追加

ＤＵＶ領域の光源を用いるホトリソグラフィー分野において、透過性に優れ、高感度、高解像性を有する新規コポリマー、ホトレジスト組成物およびシリル化剤を用いた高アスペクト比のレジストパターンを形成する方法の提供。 - 特許庁

An NPN-type transistor formed on a semiconductor substrate, a resistor which is connected to the source region of the transistor via a conductive plug and bit data "0" or "1" is written in, and a conductive plate contacting with the resistor are provided.例文帳に追加

半導体基板に形成されたＮＰＮ型トランジスタ、前記トランジスタのソース領域と導電性プラグを介して連結されてビットデータ「０」または「１」が書き込まれる抵抗体及び前記抵抗体と接触した導電性プレートを備えるメモリ素子。 - 特許庁

A nitride film sidewall is formed on a side wall of a gate electrode, and a gate oxide film on a source/drain formation-predetermined-region is removed by a wet etching to form an undercut under the nitride film sidewall but no undercut under the gate electrode.例文帳に追加

ゲート電極の側壁に窒化膜サイドウォールを形成し、ウエットエッチングにより、ソース・ドレイン形成予定領域上のゲート酸化膜を除去することにより、窒化膜サイドウォール下方にアンダーカットが入るが、ゲート電極下方にはアンダーカットは入らない。 - 特許庁

To provide a high-performance MOS semiconductor device, exhibiting proper controllability in which a parasitic transistor, resulting from the shape of boundary between an STI and an element region is eliminated, reliability of source/drain is enhanced, and a countermeasures are taken against low resistance, and to provide its manufacturing method.例文帳に追加

ＳＴＩと素子領域の境界の形状に関る寄生トランジスタをなくし、かつソース／ドレイン信頼性ある低抵抗化対策を有する制御性の良い高性能のＭＯＳ型半導体装置及びその製造方法を提供する。 - 特許庁

A magnetic field producing source having the angle of line of magnetic force and an arc current value which are set to confine an arc spot into a nearly elliptic discharge region extending in the axial direction of a columnar evaporation material is provided on the evaporation surface of the columnar evaporation material.例文帳に追加

柱状蒸発物質の蒸発面に、柱状蒸発物質の軸方向に伸びる略長円状の放電領域にアークスポットを閉じ込めるように、磁力線の角度とアーク電流値を設定した磁場発生源を備えている。 - 特許庁

After an Ni film 115 is formed to the entire part of the element forming surface of the silicon substrate 101 on which the sidewall 107 is formed, the silicon substrate 101 is heated to react between the silicon substrate 101 and the Ni film 115 in the source-drain region 109.例文帳に追加

サイドウォール１０７が形成されたシリコン基板１０１の素子形成面全面に、Ｎｉ膜１１５を形成した後、シリコン基板１０１を加熱し、ソース・ドレイン領域１０９においてシリコン基板１０１とＮｉ膜１１５とを反応させる。 - 特許庁

In the semiconductor device, a polycrystalline cobalt silicide film 10a is formed by causing a cobalt film which is a metallic film to deposit on a gate electrode 4 composed of a semiconductor layer, high-concentration source-drain region 7, etc., and causing a silicifying reaction through first heat treatment.例文帳に追加

半導体層であるゲート電極４や高濃度ソース・ドレイン領域７などの上に金属膜であるコバルト膜を堆積し、第１の熱処理により、シリサイド化反応を起こさせて多結晶構造のコバルトシリサイド膜１０ａを形成する。 - 特許庁

The illumination system has a pulse luminescence type optical source (11), a field stop (21), which is arranged in a position close to the mask and regulates an illumination region on the mask, and a shielding member for shielding a part of light flux passing the field stop.例文帳に追加

照明系は、パルス発光型の光源（１１）と、マスクに近接した位置に配置されてマスク上における照明領域を規定するための視野絞り（２１）と、視野絞りを通過する光束の一部を遮るための遮光部材とを有する。 - 特許庁

The method is for forming an array of floating gate memory cells, each provided with a trench formed in the surface of a semiconductor substrate and with the source and drain regions separated from each other with a channel region formed in between, and the array is formed by using this method.例文帳に追加

半導体基体の表面に形成されたトレンチと、チャンネル領域が間に形成された離間されたソース及びドレイン領域とを各々備えたフローティングゲートメモリセルのアレーを形成する方法、及びそれにより形成されたアレー。 - 特許庁

A p-type base layer 5, a n-type source layer 6, a gate insulating film 7, and a gate electrode 8 constituting a MOSFET structure are formed in the region, where n-type drift layers 2, barrier insulating films 3, and p-type drift layers 4 are arranged alternately and repeatedly.例文帳に追加

ｎ型ドリフト層２、バリア絶縁膜３、ｐ型ドリフト層４が交互に繰り返して配列された領域内に、ＭＯＳＦＥＴ構造を構成するｐ型ベース層５、ｎ型ソース層６、ゲート絶縁膜７およびゲート電極８を設ける。 - 特許庁

By this selection control, it is made easy to cope with both of the use mode in which holding data when a power source is cut off by utilizing the nonvolatile memory to a temporary rewriting region and the use mode in which a data retention characteristic has superiority.例文帳に追加

この選択制御により、不揮発性メモリをテンポラリな書換え領域に利用し電源遮断時のデータ保持に優位性を見出す利用形態と、データリテンション特性を優先させる利用形態の双方に対応することが容易になる。 - 特許庁

Optional voltages are applied to gate electrodes 4a and 4b and drain electrodes 9 and then carriers flow from the second conductivity type source region 6 to the second conductivity type drain regions 5 as shown by an arrow 8, so that the semiconductor device turns on.例文帳に追加

ゲート電極４ａ、４ｂ及びドレイン電極９に任意の電圧を印加することにより、第２導電型ソース領域６から第２導電型ドレイン領域５にキャリアが矢印８の方向流れ、半導体装置がオン状態となる。 - 特許庁

Impurity seed and implanting condition are employed to separate amorphous regions formed by ion implantation of a p-type impurity that will become a first pocket region in the source and drain sides at the lower part of a polycrystal silicon film 13a.例文帳に追加

第１のポケット領域となるｐ型不純物のイオン注入により形成されるアモルファス領域が、多結晶シリコン膜１３ａの下方においてソース側とドレイン側とで離間するような不純物種及び注入条件を用いる。 - 特許庁

This manufacturing method includes a process of forming a gate recess 16A by applying a wet etching method in condition that at least either electrode of the source electrode 11a and the drain electrode 12 is connected conductively to a channel region 13.例文帳に追加

ソース電極１１及びドレイン電極１２の少なくとも何れか一方の電極をチャネル層１３と導電接続した状態でウエット・エッチング法を適用してゲート・リセス１６Ａを形成する工程が含まれていることが基本になっている。 - 特許庁

Meanwhile, impurity seed and implantation condition are employed to connect amorphous regions formed by n-type impurity ion implantation that will become a second pocket region in the source and drain sides at the lower side of the polycrystal silicon film 13b.例文帳に追加

一方、第２のポケット領域となるｎ型不純物のイオン注入により形成されるアモルファス領域が、多結晶シリコン膜１３ｂの下方においてソース側とドレイン側とで繋がるような不純物種及び注入条件を用いる。 - 特許庁

An interlayer insulation film having a source/drain contact hole exposing a part of the region of the semiconductor layer is positioned on the semiconductor layer apart from at least one edge getting across the gate electrode out of edges of the semiconductor layer.例文帳に追加

前記半導体層上に前記半導体層のエッジらのうち前記ゲート電極を横切る少なくとも一つのエッジから離隔して前記半導体層の一部の領域を露出させるソース/ドレインコンタクトホールを有する層間絶縁膜が位置する。 - 特許庁

The first energy source can emit laser light, white light, an electron beam, gamma ray radiation, or other type of converged energy, and a local region of the wafer is preheated before it is irradiated with high output laser light for annealing.例文帳に追加

第１のエネルギー源は、レーザー光、白色光、電子ビーム、ガンマ線放射、又は別のタイプの集束されたエネルギーを発することが可能であり、アニーリングのために高出力レーザー光を照射する前にウェハの局所領域をプレヒートする。 - 特許庁

In this case, radiations, such as ultraviolet rays, X-rays, etc., emitted from the plasma of an etching source can be prevented by the second channel protective film 6 of shading metal, so that the channel region of the semiconductor film 4 can be protected against radiation damage.例文帳に追加

この場合、エッチング源のプラズマからの紫外線やＸ線等の放射は、遮光性金属からなる第２のチャネル保護膜６によって防ぐことができ、したがって半導体膜４のチャネル領域が放射ダメージを受けることはない。 - 特許庁

To provide a light guide plate in which generation of a dark part region due to directivity of a point light source can be suppressed appropriately by a simple structure, and a backlight device using the light guide plate, and a display device provided with the backlight device.例文帳に追加

点光源の指向性に起因する暗部領域の発生をより簡素な構造にて好適に抑制することのできる導光板および該導光板を用いたバックライト装置、そして該バックライト装置を備える表示装置を提供する。 - 特許庁

The optical scan apparatus sequentially selects, for each scanning, the VCSELs of the light source 10 to emit in unit of column from the VCSEL_1,1 to VCSEL_4,1 in the first column to the VCSEL_1,10 to VCSEL_4,10 in the tenth column, in order to obtain the synchronous signals for scanning the write region.例文帳に追加

書込み領域の走査を行なう際の同期信号を得るために、走査ごとに光源１０の１列目のＶＣＳＥＬ_１，１〜ＶＣＳＥＬ_４，１から１０列目のＶＣＳＥＬ_１，１〜ＶＣＳＥＬ_４，１を列ごとに順番に選択して発光させる。 - 特許庁

N-type first and second electrode diffusion layers 221 and 222 and a p-type third electrode diffusion layer 23 are formed in the same step as that at the time, when an n-channel or p-channel MOSFET source/drain region is formed.例文帳に追加

Ｎチャネル型やＰチャネル型のＭＯＳＦＥＴのソース／ドレイン領域の形成時と同一の工程でＮ型の第１電極用拡散層２２１及び第２電極用拡散層２２２、Ｐ型の第３電極用拡散層２３を形成する。 - 特許庁

To make steep dopant distribution in a channel region by avoiding point defects without using any processes for removing thick gate sidewalls after forming deep source/drain regions by a manufacturing method in a minute field effect transistor whose gate length is equal to or less than 0.1 micron.例文帳に追加

ゲート長０．１ミクロン以下の微細な電界効果型トランジスタの製造方法で、深いソース／ドレイン領域形成後に厚いゲート側壁を取り除く工程を用いることなく、点欠陥を抑制し、チャンネル領域の不純物分布を急峻化する。 - 特許庁

The dispersion in the amount of intermediate input from various regions is smaller than in automobile parts sector. Input to Kanto region is the biggest with 44%, input to Chubu, Kinki, and Tohoku exceeds 10%, dispersion in input source and input destination is generally big.例文帳に追加

各地域からの中間投入額のばらつきは、自動車部品部門よりも小さく、関東地域への投入が44%と最も大きいが、中部・近畿・東北への投入が1 割を超えており、総じて投入元及び投入先の散らばりが大きい。 - 経済産業省

The growth rate in the global contents-related industry is projected to be 6.5% in 2006, but a higher growth rate of 7.1% is projected for the Asia-Pacific region, demonstrating the expectations for this industry as a source of future industrial growth (Figure 2.5.11).例文帳に追加

世界のコンテンツ関連産業の成長率は、2006年は6.5％と予測されており、特に、アジア・太平洋地域における成長率は7.1％と高い成長が見込まれていること等から、今後の成長産業として期待されている（第2-5-11図）。 - 経済産業省

The substrate 9 is electrostatically attracted on a dielectric plate 31 by voltage applied to an attracting electrode 32 by an attraction power source 33, and the deposition of a thin film from the periphery of the substrate 9 to a region in a prescribed distance is prevented by a shadow shield 62.例文帳に追加

吸着電源３３が吸着電極３２に印加する電圧により基板９が誘電体プレート３１に静電吸着され、基板９の周縁から所定の距離の領域への薄膜堆積をシャドーシールド６２が防止する。 - 特許庁

A lithographic printing plate containing at least a polymer binder, a photopolymerization initiator and a sensitizing dye which achieves sensitization in the wavelength region of 380-1,300 nm is preliminarily subjected to allover exposure prior to image exposure with a light source corresponding to the sensitization wavelength region of the sensitizing dye contained in the lithographic printing plate.例文帳に追加

少なくとも高分子結合剤、光重合開始剤、及び３８０ｎｍから１３００ｎｍの波長域において増感する増感色素を含有する平版印刷版に、該平版印刷版に含まれる増感色素の感光波長域に対応した光源を使用して画像露光する前に、予め該平版印刷版の全面に対して露光を行うことによって達成された。 - 特許庁

While a conductive film 15 in a logic region Rlogc remains, a control gate electrode 17 of a non-volatile memory element, an interelectrode- insulating film 18, and a floating gate electrode 19 are formed in a memory region Rmemo, an insulating film 22 for injection protection is formed on a substrate, and ion implantation for forming the source and drain diffusion layer of the non-volatile memory element is made.例文帳に追加

ロジック領域Ｒlogcにおける導体膜１５を残したままで、メモリ領域Ｒmemoにおいて不揮発性メモリ素子の制御ゲート電極１７，電極間絶縁膜１８及び浮遊ゲート電極１９を形成した後、基板上に注入保護用の絶縁膜２２を形成した後、不揮発性メモリ素子のソース・ドレイン拡散層を形成するためのイオン注入を行なう。 - 特許庁

Further, a plurality of flash memory cells MCn are provided which each include, at a surface part of the p-type well 12, a gate electrode having a floating gate FG which includes neither a source region nor a drain region, and is provided across a tunnel oxide film 21, and a control gate CG which is provided on the floating gate FG across an insulating film 22 to serve as a word line WL.例文帳に追加

また、そのｐ型ウェル１２の表面部に、ソース領域およびドレイン領域を有さず、トンネル酸化膜２１を介して設けられた浮遊ゲートＦＧと、この浮遊ゲートＦＧ上に絶縁膜２２を介して設けられたワード線ＷＬとなる制御ゲートＣＧとを有するゲート電極を備える、複数のフラッシュメモリセルＭＣｎを設けてなる構成とされている。 - 特許庁

The semiconductor device 1 includes the horizontal MISFET formed on the main surface of a SOI substrate 2, and on the substrate 2 where concave-convex structures 6 for expanding the current pathway between a source region 3 of the MISFET and the drain region 4 are disposed, and the boundary of the concave part 11 and the convex part 12 of the concave-convex structure 6 is constituted by a slanting face.例文帳に追加

半導体装置１は、ＳＯＩ基板２の主表面に横型のＭＩＳＦＥＴを形成して成り、基板２の主表面には、ＭＩＳＦＥＴのソース領域３とドレイン領域４間の電流経路を拡大させるための凹凸構造６が設けられており、凹凸構造６の凹部１１と凸部１２の境界が斜めに傾斜している面によって構成されている。 - 特許庁

The illumination optical system for illuminating an illuminated region M by extreme ultraviolet light emitted from a light source 2 comprises a first compensation means 16 for correcting the light intensity distribution, in the optical conjugation position or in its vicinity with the pupil of a projection optical system; and a second correction means 14 for correcting the light intensity distribution in the illuminated region M.例文帳に追加

光源２から射出される極端紫外光で照明領域Ｍを照明する照明光学系において、前記照明光学系の瞳位置と光学的に共役な位置またはその近傍の位置における光強度分布を補正する第１補正手段１６と、前記照明領域Ｍにおける光強度分布を補正する第２補正手段１４とを備える。 - 特許庁

In a field emission type electron source 10, a strong electric field drift region 6 made of oxidized porous polycrystalline silicon and a conductive region 8 made of n-type polycrystalline silicon are spaced away from each other and placed in parallel with each other in a plane of an undoped polycrystalline silicon layer 3 as a semiconductor layer that is formed on one surface of an insulation board 11 of a glass board.例文帳に追加

電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１の一表面上に形成された半導体層たるノンドープの多結晶シリコン層３に、酸化した多孔質多結晶シリコンよりなる強電界ドリフト領域６とｎ形多結晶シリコンよりなる導電性領域８とが面内方向に並んで所定距離だけ離間して形成されている。 - 特許庁

A drain line DL is electrically connected by the intermediary of a drain connection line DJ to the drain electrode DE through a contact hole DC formed in the upper region of the gate line GL, and a pixel electrode PE is electrically connected by the intermediary of a pixel electrode connection line PJ to a source electrode SE through a contact hole SC formed in the upper region of the gate line GL.例文帳に追加

ドレイン線ＤＬはドレイン接続線ＤＪを介してゲート線ＧＬ上方の領域に形成されたコンタクトホールＤＣを通してドレイン電極ＤＥと電気的に接続しており、画素電極ＰＥは画素電極接続線ＰＪを介してゲート線ＧＬ上方の領域に形成されたコンタクトホールＳＣを通してソース電極ＳＥに電気的に接続している。 - 特許庁

To effectively improve the problem of wavelength chirping which occurs by change of longitudinal axial direction distribution of a photo carrier caused in a separation region, in accordance with backward bias voltage applied to an optical modulator region without a specially troublesome process such as new use of a circuit element component, and to improve a transmission characteristic of an optical modulator integration light source.例文帳に追加

分離領域で発生するフォトキャリアの長手軸方向分布が光変調器領域に印加される逆方向バイアス電圧に応じて変化することで生じる前述した波長チャーピングの問題が、別途回路素子部品を新たに用いるなどの特別に煩雑なプロセスを伴うことなく効果的に改善され、光変調器集積光源の伝送特性が改善されるようにする。 - 特許庁

This n-channel MOS transistor includes the gate electrode pattern made of a conductive metal nitride formed on a p-type silicon active region through a gate insulating film, n-type source and drain regions formed on one side of the gate electrode pattern and on the other side respectively in the p-type silicon active region, and the conductive metal oxide contains Si and V group elements.例文帳に追加

ｎチャネルＭＯＳトランジスタは、ｐ型シリコン活性領域上にゲート絶縁膜を介して形成された導電性金属窒化物よりなるゲート電極パターンと、前記ｐ型シリコン活性領域中、前記ゲート電極パターンの一方および他方の側にそれぞれ形成されたｎ型のソースおよびドレイン領域と、を含み、前記導電性金属窒化物は、ＳｉおよびＶ族元素を含む。 - 特許庁

A nonvolatile memory element comprises a semiconductor substrate 30 on which source and drain regions 32 and 34 and a channel region 36 are provided, a silicon oxide layer 41 formed on the channel region 36, a transition metal oxide layer 44 comprising a trap particle for trapping an electron on the silicon oxide layer 41, and a gate electrode 48 formed on the transition metal oxide layer 44.例文帳に追加

ソース及びドレイン領域３２、３４とチャンネル領域３６とが設けられた半導体基板３０、チャンネル領域３６上に形成されたシリコン酸化物層４１、シリコン酸化物層４１上に電子をトラップするトラップパーチクルを含む転移金属酸化物層４４、及び転移金属酸化物層４４上に形成されたゲート電極４８を備える不揮発性メモリ素子。 - 特許庁

The nonvolatile semiconductor memory comprises a word gate 14 formed on a semiconductor substrate 10 via a first gate insulating layer 12, a source region or a drain region 16, 18 formed on the semiconductor substrate 10, and side wall-shaped first and second control gates 20, 30 formed along one side surface and the other side surface of the word gate, respectively.例文帳に追加

不揮発性半導体記憶装置は半導体基板１０上に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０に形成されたソース領域またはドレイン領域１６，１８と、ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成されたサイドウォール状の第１および第２コントロールゲート２０，３０と、を有する。 - 特許庁

In a GaN based HFET, a two-dimensional electron gas removal region 260B is located outward in the longer direction with respect to a virtual line M71 extending in the short direction from one end part 211A of the longer direction of a drain electrode 211, and is formed in a GaN based laminate 205 beneath a region adjacent in the short direction to one end part 212A of a source electrode 212.例文帳に追加

このＧａＮ系のＨＦＥＴでは、２次元電子ガス除去領域２６０Ｂが、ドレイン電極２１１の長手方向の一方の端２１１Ａから短手方向に伸ばした仮想線Ｍ７１よりも長手方向外方に位置すると共にソース電極２１２の一端部２１２Ａに対して短手方向に隣接する領域の下のＧａＮ系積層体２０５に形成されている。 - 特許庁

The laminate is irradiated with the ultraviolet rays from an ultraviolet source to emit light and a fluorescence emitting layer (A) showing the emission of fluorescence, an ultraviolet ray reflecting layer (B) being transparent or translucent when the ultraviolet reflectivity in the whole region of a wavelength region of 300-400 nm is 10% or above and a colored layer (C) are laminated from the side irradiated with ultraviolet rays of the laminate.例文帳に追加

紫外線光源の照射により、発光する積層体であって、紫外線が照射される側から、蛍光発光を示す蛍光発光層（Ａ）、波長領域３００ｎｍ〜４００ｎｍの全領域での紫外線反射率が１０％以上で透明または半透明の紫外線反射層（Ｂ）、及び着色層（Ｃ）が積層されていることを特徴とする。 - 特許庁