「wiring substrate」に関連した英語例文の一覧と使い方(109ページ目) - Weblio英語例文検索

An electrode portion 1a provided on the electronic part 1 and the paste solder 4 applied on the metal substrate 2's wiring pattern 2a are faced, the electronic part 1 is once placed onto the paste solder 4, and then, the electronic part 1 is slightly moved up and down, thus soldering the electronic part 1's electrode 1a to the metal substrate 2's wiring pattern 2a.例文帳に追加

電子部品１に設けた電極部１ａと、金属基板２の配線パターン２ａ上に塗布したペースト半田４を対向させて、ペースト半田４上に電子部品１を一旦載せた後、電子部品１を上下に微動させて、電子部品１の電極部１ａを、金属基板２の配線パターン２ａに半田付けする。 - 特許庁

A line processing guide member 30 is a resin member fixed to a second side plate 22, and multiple wiring guides 30a preventing lifting of wiring 31 of a power source substrate 25a, two core attachment parts 30b to which a ferrite core 33 is attached, and a support part 30c supporting a rear surface of the power source substrate 25a are formed in the line processing guide member 30.例文帳に追加

線処理ガイド部材３０は、第２側板２２に固定される樹脂製の部材であり、電源基板２５ａの配線３１の浮き上がりを防止する複数の配線ガイド３０ａと、フェライトコア３３を取り付ける２箇所のコア取付部３３ｂと、電源基板２５ａの裏面を支持する支持部３０ｃが形成されている。 - 特許庁

The wiring length, etc., on a source driver substrate 23 which is large in the number of signal lines for mounting the source drivers 4 and passes high-frequency signals is made shorter than the wiring length, etc., on a gate driver substrate 28 which is small in the number of signal lines for mounting the gate drivers 5 and most pass low-frequency signals.例文帳に追加

ソースドライバ４を搭載するための信号線数が多く高い周波数信号を通すソースドライバ基板２３上の配線長等が、ゲートドライバ５を搭載するための信号線数が少なく低い周波数信号を通さなければならないゲートドライバ基板２８上の配線長等より短く形成する。 - 特許庁

The semiconductor device 100 is provided with the semiconductor substrate; a lower layer wiring 101 provided on the semiconductor substrate and provided with a recess on its upper surface, dielectrics 102a, 102b, 102c and 102d covering the inner surface of the recess; and an upper layer wiring 104 provided on the dielectrics 102a, 102b, 102c and 102d.例文帳に追加

半導体基板と、半導体基板上に設けられ、上面に凹部が設けられた下層配線１０１と、凹部の内面を覆う誘電体１０２ａ、１０２ｂ、１０２ｃ、１０２ｄと、誘電体１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ上に設けられた上層配線１０４と、を備える半導体装置１００を提供する。 - 特許庁

The electronic component 1 is mounted temporarily on the thread solder 4 while opposing an electrode 1a provided in the electronic component 1 and the thread solder 4 arranged on the wiring pattern 2a of the metal substrate 2, and then the electronic component 1 is moved slightly up and down thus soldering the electrode 1a of the electronic component 1 to the wiring pattern 2a of the metal substrate 2.例文帳に追加

電子部品１に設けた電極部１ａと、金属基板２の配線パターン２ａ上に配置した糸半田４を対向させて、糸半田４上に電子部品１を一旦載せた後、電子部品１を上下に微動させて、電子部品１の電極部１ａを、金属基板２の配線パターン２ａに半田付けする。 - 特許庁

The electric wiring member 10 is composed by joining energy generation element substrates 7a, 7b, which respectively have an energy generation element for discharging ink, to a base substrate unit 11 arranged on a base substrate 8, and provided with an electric wiring 2 for transmitting an electric signal to the energy generation element substrates 7a, 7b.例文帳に追加

電気配線部材１０は、インクを吐出させるエネルギー発生素子を有するエネルギー発生素子基板７ａ，７ｂがベース基板８上に配設されてなるベース基板ユニット１１に接合されるものであり、エネルギー発生素子基板７ａ，７ｂに電気信号を伝送する電気配線２を有している。 - 特許庁

Intrinsic identification information is unrewritably stored in the one-chip microcomputer storing a game control program, a wiring connection area 30 exposed to the outside in the state of closing the substrate box 26 is set to a game control substrate and an output terminal 32 for the inspection for reading the intrinsic identification information is provided in the wiring connection area.例文帳に追加

遊技制御プログラムを格納したワンチップマイクロコンピュータに固有の識別情報を書換え不能に格納し、遊技制御基板に、基板ボックス２６を閉じた状態で外部に露出する配線接続領域３０を設定し、この配線接続領域に固有識別情報を読み出す検査用出力端子３２を設けた。 - 特許庁

An area 1a of the flexible wiring board 1 not participating in the connection to a lead terminal 13 of a panel substrate 2 is temporally bonded by an adhesive 14 to the liquid crystal display element 5 and thereafter, an anisotropic conductive material 8 is cured to connect the electrode terminal of the flexible wiring board 1 and the lead terminal of the panel substrate.例文帳に追加

可撓配線板１におけるパネル基板２のリード端子１３との接続に関与しない部位１ａを、接着剤１４によって前記液晶表示素子５に仮止めした後に、異方性導電材８を硬化させて可撓配線板１の電極端子とパネル基板のリード端子の接続を行う。 - 特許庁

In a circuit board 10, a surface wiring conductor 2 that uses Ag containing V2O5 formed simultaneously by burning with a substrate 1 for forming as a main constituent is deposited and formed, and an electronic component 5 is connected to one portion of the surface wiring conductor 2 via a bonding wire in the substrate 1 made of a glass-ceramic material.例文帳に追加

ガラス−セラミック材料からなる基体１に、該基体１と同時焼成によって形成されるＶ_2 Ｏ_5 を含有するＡｇを主成分とする表面配線導体２を被着形成し、前記表面配線導体２の一部に電子部品５をボンディングワイヤＷを介して接続される回路基板である。 - 特許庁

Moreover, routing wiring 18 for signal electrodes electrically connected with the signal electrodes 9 on the upper side substrate 4 are arranged on the lower side substrate 5, and one end thereof extends to the side opposed to the side to which the routing wiring 17 for the scanning electrodes extend, and is connected with an IC 14 for driving the signal electrodes.例文帳に追加

また、上側基板４上の信号電極９と電気的に接続された信号電極用引き廻し配線１８が下側基板５上に設けられ、その一端が走査電極用引き廻し配線１７の一端が延びる辺と対向する側の辺に向けて延び、信号電極側駆動用ＩＣ１４に接続されている。 - 特許庁

The method for manufacturing a wiring board comprises a step for partially making thin a conductive foil 20 formed on a base substrate 10 by etching, a step for patterning the conductive foil 20 by etching, and a step for forming a wiring 30 having a thin part 32 on the base substrate 10 in an area being bonded to the electrode of an electronic component.例文帳に追加

配線基板の製造方法は、ベース基板１０に形成された導電箔２０の一部をエッチングによって薄くすること、及び、導電箔２０をエッチングによってパターニングすることを含み、ベース基板１０に、電子部品の電極との接合領域に薄肉部３２を有する配線３０を形成することを含む。 - 特許庁

An electrode of the semiconductor chip is electrically connected with an electrode of the wiring substrate via the bump by flattening and activating the electrode surface of the semiconductor chip and joining end surface of the bump having a small spring constant joined with the wiring substrate and using the surface active bonding without necessity for loading high temperature and high pressure.例文帳に追加

半導体チップの電極表面および配線基板に接合された小さなばね定数を有するバンプの接合端面を平坦化および活性化し、高温高圧を負荷する必要のない常温接合技術を用い、バンプを介して半導体チップの電極と配線基板の電極とを電気的接続する。 - 特許庁

In the photoelectric circuit substrate, a multilayer-wiring part 2 which is constituted by the stacked layers of the fluore-resin dielectric layer and a conducting layer are formed on the substrate 1, and organic optical waveguides (4-6) are formed on the dielectric layer of the multilayer-wiring element 2 via the metallic middle layer 3.例文帳に追加

基板１上にフッ素樹脂から成る誘電体層と導体層とが積層されて成る多層配線部２が形成されるとともに、多層配線部２の誘電体層上に金属から成る中間層３を介在させて有機系光導波路（４〜６）が形成された光電気回路基板である。 - 特許庁

To obtain stably an electrooptical device in which positional deviation is not generated in the press-contacting process between a substrate and a flexible wiring board and whose display characteristic is satisfactory by improving structure of terminals which are to be formed on the substrate and are to be electrically connected to the flexible wiring board.例文帳に追加

基板上に形成されるフレキシブル配線基板と電気的に接続する端子の構造を改良することにより、基板とフレキシブル配線基板との圧着工程において位置ずれが生じず、表示特性の良い電気光学装置を安定して得ることのできる電気光学装置を提供する。 - 特許庁

To provide a method for manufacturing a multi-layer wiring substrate capable of maintaining the high quality of a high density multi-layer wiring substrate whose via hole periphery can be used as a land, reducing labor in the manufacturing process, and especially reducing the labor of the grinding treatment of electroplating raised from the surface of a laminate.例文帳に追加

ビアホール周辺をランドとして使用できる高密度多層配線基板を高品質を維持しつつ、製造工程における労力を軽減することのできる製造方法であって、特に、積層板の表面に盛り上がった電気めっきの研削処理の労力を軽減できる製造方法の提案する。 - 特許庁

In a current driving part 3, wiring (L2) for setting substrate potential is provided separately from wiring (L1) of power supply potential VDD, so that the substrate potential of a P-type MOS transistor in a driving cell can be in common, without reference to distance from a power supply pad P1 (the power supply potential VDD) to each driving cell.例文帳に追加

電流駆動部３において、電源パッドＰ１（電源電位ＶＤＤ）から各駆動セルまでの距離にかかわらず、駆動セル内のＰ型ＭＯＳトランジスタの基板電位が共通となるように、電源電位ＶＤＤの配線（Ｌ１）とは別に基板電位を設定するための配線（Ｌ２）を設ける。 - 特許庁

To provide a method of manufacturing a multilayer printed-wiring board for obtaining a multilayer printed-wiring board that is connected via a conductive bump piercing through a non-conductive sheet and reduces a resistance value between substrate sheets having conductive bumps sandwiching the non-conductive sheet, and to provide a method of manufacturing a substrate sheet having conductive bumps.例文帳に追加

非導電性シートを突き破った導電性バンプを介して接続される非導電性シートを挟んだ導電性バンプ付基板シート間における抵抗値が小さくなるような多層プリント配線板が得られる多層プリント配線板製造方法および導電性バンプ付基板シートの製造方法を提供する。 - 特許庁

To provide a method for manufacturing a multilayer printed wiring board and a method for manufacturing a substrate sheet with conductive bumps capable of obtaining a multilayer printed wiring board in which a resistance value between substrate sheets with conductive bumps connected via conductive bumps breaking through a nonconductive sheet and sandwiching the nonconductive sheet is small.例文帳に追加

非導電性シートを突き破った導電性バンプを介して接続される非導電性シートを挟んだ導電性バンプ付基板シート間における抵抗値が小さくなるような多層プリント配線板が得られる多層プリント配線板製造方法および導電性バンプ付基板シートの製造方法を提供する。 - 特許庁

In the accommodation structure of a wiring block 11 where the wiring block 11 is composed by wiring each kind of electronic component 12 to a substrate 13 and the wiring block 11 is accommodated and retained in a case 17, a resin 27 is locally filled into a part corresponding to the electronic parts 12 that need to be cooled in the case 17 so that the electronic parts 12 can be cooled.例文帳に追加

各種電子部品１２を基板１３に配線して配線ブロック１１を構成し、配線ブロック１１をケース１７内に収納保持するようにした配線ブロック１１の収納構造において、前記ケース１７内の、放熱を必要とする電子部品１２に対応する部分に、該電子部品１２を放熱させるように、樹脂２７が、局部的に充填されている。 - 特許庁

To provide an automatic wiring design method for executing wiring design processing for designing, on a virtual plane, a position of fan-out wire to be led from a bonding pad on a substrate surface of a semiconductor package without clearance error or wasteful wiring space by an arithmetic processor, and a computer program for making a computer execute the wiring design processing.例文帳に追加

半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないよう設計する配線設計処理を、演算処理装置により実行する自動配線設計方法、およびこの配線設計処理コンピュータに実行させるためのコンピュータプログラムを実現する。 - 特許庁

To provide: a multilayer printed wiring board whose warpage is reduced without uniting a stiffener; a method of manufacturing the multilayer printed wiring board, the method reducing the warpage even if a process of manufacturing a printed wiring board includes a process of winding a substrate into a rolled form; and a processing method reducing the warpage of the multilayer printed wiring board.例文帳に追加

スティフナなどとの一体化を行うことなく、反りを少なくすることができる多層プリント配線板と前記プリント配線板の製造工程にロール状に巻く工程を有しても、反りを少なくすることのできる多層プリント配線板の製造方法と前記多層プリント配線板の反りを少なくすることのできる加工方法を提供することを課題とする。 - 特許庁

To provide a wiring board with excellent connection reliability as well as low electric resistance that prevents a metallized wiring layer comprising copper or an alloy predominantly composed of copper from being separated from an insulating substrate when the metallized wiring is connected to an external electric circuit via a low-melting brazing filler metal, and effectively prevents the warpage of the wiring board.例文帳に追加

銅または銅を主成分とする合金から成るメタライズ配線層を外部電気回路に低融点ろう材を介して電気的に接続したときに、メタライズ配線層が絶縁基体から剥がれるような問題が発生することなく、また、配線基板の反りも効果的に防止した、接続信頼性に優れるとともに低電気抵抗の配線基板を提供する。 - 特許庁

In a printed circuit board 1 in which the semiconductor element 3 with lead terminals 16 is mounted on the surface of the printed wiring board 2 having a wiring pattern on its surface, a buffer substrate 4 having a thickness thinner than that of the printed wiring board 2 absorbs the strains of the wiring board 2 and semiconductor element 3 in between the board 2 and the element 3.例文帳に追加

配線パターンが形成されたプリント配線基板２上にリード端子１６付き半導体素子３が表面実装されるプリント回路板１において、プリント配線基板２と半導体素子３との間に、プリント配線基板２の厚さよりも薄い厚さを有するプリント配線基板２と半導体素子３との歪みを吸収する緩衝基板４が介在されている。 - 特許庁

To provide a copper plating bath which can form fine circuit wiring having high electrical reliability without formation of humps on the wiring to a substrate for electronic circuits, such as a semiconductor wafer or printed wiring board, formed with fine circuit patterns by fine trenches or holes, a method for forming the fine circuit wiring using this plating bath, and apparatus used for the same.例文帳に追加

微細なトレンチ（溝）や孔で微細な回路パターンが形成された半導体ウェハやプリント配線板などの電子回路用基板に対し、電気的信頼性が高く、かつ配線上にハンプが生じることのない微細回路配線を形成することが可能な銅めっき浴および該めっき浴を用いた微細回路配線の形成方法並びにこれに使用する装置を提供すること。 - 特許庁

In the manufacturing method of a multilayer wiring substrate, which is constituted of a wiring layer of at least two layers (wiring patterns 17 and 31) and a polyimide (insulating film between layers) 22 and a conductive post between layers (conductive post) 18 that conducts between the wiring patterns 17 and 31, the polyimide 22 is provided around the conductive post between layers 18, using an entrainment discharge method.例文帳に追加

少なくとも２層の配線層（配線パターン１７，３１）と、該配線層間に設けられたポリイミド（層間絶縁膜）２２と、配線パターン１７と配線パターン３１間を導通させる層間導通ポスト（導体ポスト）１８とを有してなる多層配線基板の製造方法であって、層間導通ポスト１８の周辺に液滴吐出方式を用いてポリイミド２２を設ける。 - 特許庁

When an embedding wiring 11b is formed in a wiring trench 10b formed in an insulating film 5c on a semiconductor substrate 1, after a conductor film 8b constituting the embedding wiring 11b is coated by a sputtering method which has a directivity and in which a condition that sputtering particles are difficult to scatter is added, a conductor film 8c constituting the embedding wiring 11b is coated by a plating method.例文帳に追加

半導体基板１上の絶縁膜５ｃに形成された配線溝１０ｂ内に埋込配線１１ｂを形成する際、埋込配線１１ｂを構成する導体膜８ｂを、指向性を有し、かつ、スパッタリング粒子が散乱され難い条件を付加したスパッタリング法で被着した後、埋込配線１１ｂを構成する導体膜８ｃをメッキ法で被着する。 - 特許庁

To provide a printed wiring board where the deterioration of a structural and the electric reliability of a connection part due to the transmission of an outer vibration wave which occurs in soldering without restricting a part mounting region to the printed wiring board and an interval between the printed wiring boards by a connector and the like, and to provide a connection substrate and a signal connection method between the printed wiring boards.例文帳に追加

コネクタ等でプリント配線基板への部品実装領域が制限されたり、プリント配線基板間隔が制限されたりすることなく、また、はんだ付け等の場合に生じる外部振動波の伝播による接続部の構造的・電気的信頼性低下を防止できるプリント配線基板、接続基板、プリント配線基板間信号線接続方法を提供する。 - 特許庁

To provide a flexure substrate for a suspension, a suspension, a suspension with a head, and a hard disk drive such that lower impedance is attained while there is neither hindrance to higher density of wiring lines nor restriction on the degree of freedom of wiring line design and a harmful influence of crosstalk between a write wiring line and a read wiring line is suppressed.例文帳に追加

本発明は、配線の高密度化を妨げることなく、また、配線設計の自由度を制限することなく、さらに、書込配線と読取配線との間のクロストークの弊害も抑制したまま、さらなる低インピーダンス化を達成することができるサスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブを提供することを目的とするものである。 - 特許庁

The device is provided with: an area specification means 3 for specifying an arbitrary area to the substrate to which the layout design is performed; a wiring extraction means 4 for extracting wiring over the area specified by the area specification means 3 and the other part; and an interference check means 7 for performing noise interference check to the wiring extracted by the wiring extraction means 4.例文帳に追加

レイアウト設計された基板に対して、任意の領域を指定する領域指定手段３と、この領域指定手段３により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出手段４と、この配線抽出手段４により抽出された配線に対してノイズ干渉チェックを行う干渉チェック手段７とを備えたことを特徴としている。 - 特許庁

A manufacturing method for a semiconductor device that provides wiring on a semiconductor substrate and forms final protective films on the wiring has a step to form a first protective film on the wiring, a step to form a second protective film having a tensile stress on the first protective film, and a step to eliminate the first protective film and the second protective film at a contact region of the wiring.例文帳に追加

半導体基板上に配線を設け、該配線上に最終保護膜を形成する半導体素子の製造方法において、前記配線上に第１保護膜を形成する工程と、前記第１保護膜上に、引張応力を有する第２保護膜を形成する工程と、前記配線のコンタクト領域の前記第１保護膜、及び前記第２保護膜を除去する工程とを有する。 - 特許庁

A wiring board 100 comprises a wiring part (conductor pattern 20, interlayer connection 30), a plurality of electronic components connected electrically with the wiring part, and an insulating substrate which incorporates the wiring part and the plurality of electronic components and includes a plurality of electronic component arrangement parts 40 incorporating the electronic components, and a flexible bent portion 70 constituted between the electronic component arrangement parts 40.例文帳に追加

配線基板１００は、配線部（導体パターン２０、層間接続部３０）と、配線部に電気的に接続された複数の電子部品と、配線部と複数の電子部品とを内蔵するものであり、電子部品を内蔵する複数の電子部品配置部４０、及び、可撓性を有し、電子部品配置部４０の間に構成された屈曲部７０を含む絶縁基材とを備える。 - 特許庁

Collector, base, and emitter regions are formed on a substrate, a second substrate is mounted, an original substrate is completely or partially removed, a non-active collector region is removed or is set to a semi-insulator, and wiring and contact are performed from the original back surface of a chip.例文帳に追加

基板上にコレクタ、ベースおよびエミッタ領域を形成し、第２の基板を取り付けた後に、本来の基板を完全にまたは部分的に除去し、非活性コレクタ領域を除去するか、または半絶縁体とし、チップの本来の裏面からワイヤリングおよびコンタクトを実施する。 - 特許庁

The optical wiring board device comprises a main unit 1 which aligns and fixes the optical fibers 2 through tacky adhesive layers 8 to a substrate surface 7 and are covered by flexible substrate and rigid substrate from the upper part thereof and the optical fibers which are exposed from the ends of the main unit 1.例文帳に追加

基材７に粘着剤層８を介して光ファイバ素線２を整列固定し、その上部から可撓性のある基材や剛性のある基材によって覆われた構成である本体部１と、この本体部１の端部より露出している光ファイバ素線から構成されている。 - 特許庁

Then the first substrate fixing part 117 and the second substrate fixing part 127 are arranged so that they do not contact to the electronic components such as a gas sensor element 131 mounted on the wiring substrate 130, when the first casing member 110 and the second casing member 120 are fixed with combining.例文帳に追加

さらに、第１ケーシング部材１１０と第２ケーシング部材１２０とを組合わせて固定したときに、第１基板固定部１１７及び第２基板固定部１２７が、配線基板１３０に搭載されたガスセンサ素子１３１等の電子部品と接触しないように配置されている。 - 特許庁

A semiconductor device 20 includes a base substrate 1, a semiconductor chip 3 mounted on the base substrate 1 via an adhesive layer 2, a resin layer 6 covering at least a portion of the semiconductor chip 3, and an outer connecting terminal 8 electrically connected to the base substrate 1 via wiring layer 9.例文帳に追加

半導体装置２０は、ベース基板１と、このベース基板１上に接着層２を介して搭載された半導体チップ３と、半導体チップ３の少なくとも一部を覆う樹脂層６と、ベース基板１に配線層９を介して電気的に接続された外部接続端子８とを備えている。 - 特許庁

The substrate for wiring boards comprises a carbonaceous substrate 10, an insulating electrolytic deposition layer 20 that is formed in the carbonaceous substrate 10 while an inorganic filler 201 is being diffused to polyimide 202 due to electrolytic deposition, and a metal layer 30 that is provided on the insulating electrolytic deposition layer 20.例文帳に追加

炭素質基板１０と、電着によって無機フィラー２０１がポリイミド２０２に分散した状態で前記炭素質基板１０に形成された絶縁性電着層２０と、前記絶縁性電着層２０に設けられた金属層３０とから構成したことを特徴とする。 - 特許庁

This printed wiring board comprises a base substrate 2 spaced apart from convex electrodes 3a, 3b formed on the surface of the base substrate 2, the resistor 6 for connecting between the electrodes 3a, 3b formed on the base substrate 2, and concave paste reservoir regions 4a, 4b provided for the electrodes 3a, 3b, respectively.例文帳に追加

ベース基板２と、ベース基板２の表面上に互いに離間して凸に形成される電極３ａ，３ｂと、ベース基板２上に形成されて電極３ａ，３ｂ間を連結する抵抗体６と、電極３ａ，３ｂのそれぞれに凹設されたペースト溜まり領域４ａ，４ｂと、を備える。 - 特許庁

To make it possible to remove an electronic component without trouble even if a wire for wire bonding exists when removing an electronic component from a substrate, in a semiconductor device equipped with a plurality of electronic components such as bare chips etc. mounted on the substrate by solder, and wire-bonded to the wiring on the substrate.例文帳に追加

基板に半田で実装されるとともに、基板上の配線とワイヤボンディングされたベアチップ等の電子部品を複数備えた半導体装置において、基板上から電子部品を除去する際にワイヤボンディングのワイヤが存在しても支障無く電子部品を除去する。 - 特許庁

To provide a printed circuit board having a metal plate that reduces trouble, such as restriction on flexibility of wiring and corrosion from a piece substrate side surface, due to exposure of a metal portion of the piece substrate side surface with respect to a metal base substrate divided into piece substrates through division processing.例文帳に追加

分割加工によりピース基板毎に分割された金属ベース基板においても、配線自由度の束縛やピース基板側面からの腐食等、ピース基板側面の金属部分が露出することによる不具合を低減した金属板を備えたプリント配線板の提供。 - 特許庁

In addition, the ink discharge substrate unit furthermore has a plurality of penetrating electrodes H1120 provided so as to penetrate the ink discharge substrate H1100 from the back face to the surface, and a back face wiring H1140 for electrically connecting respective penetrating electrodes H1120 with each other on the back face of the ink discharge substrate H1100.例文帳に追加

また、さらに、インク吐出基板Ｈ１１００を裏面から表面に貫通するように設けられた複数の貫通電極Ｈ１１２０と、各貫通電極Ｈ１１２０をインク吐出基板Ｈ１１００の裏面で互いに電気的に接続している裏面配線Ｈ１１４０と、を有する。 - 特許庁

To enable the electric connection between an electrode terminals train of a recording device substrate and a terminals train of an electric wiring substrate corresponding to the former to be performed in a short time while enabling the same connection to be performed with uniform and proper connecting strength in avoiding the damage of the recording device substrate due to heat.例文帳に追加

記録素子基板の電極端子列とこれに対応する電気配線基板の端子列との電気接続を短時間で行うことができると共に、記録素子基板への熱によるダメージなどを回避しつつ均一かつ適正な接続強度で接続することができるようにする。 - 特許庁

To prevent the occurrence of breaking of a wire to a fine wiring pattern at a lithography process carried out at an after process for a print substrate by rapidly discharging a solvent in resist ink to the atmosphere from the surface of a print substrate in a state to radiate far infrared rays to resist ink coated on the print substrate.例文帳に追加

遠赤外線をプリント基板に塗布されたレジストインクに放射させた状態でその表面からレジストインク中の溶剤を大気に迅速に排出させることによって、プリント基板の後工程で行われるリソグラフィ工程で微細な配線パターンに断線を生じることを防止できる。 - 特許庁

To provide an MCM type semiconductor device capable of miniaturizing connection wiring on an intermediate substrate and remarkably relieving the problem of cracks of the intermediate substrate even when the size of IC chips is large in the MCM type semiconductor device using the intermediate substrate and the number of mounting is increased.例文帳に追加

中間基板を用いたＭＣＭ型半導体装置でＩＣチップのサイズ大きくなり且つ搭載する数が増加しても中間基板上の接続配線を微細化でき且つ中間基板の割れの問題を大幅に緩和したＭＣＭ型半導体装置を提供する。 - 特許庁

To obtain a display image of high quality by reducing reflection light at a metal wiring or the like on a cathode substrate, and by suppressing contrast reduction of an image and generation of mixed colors since this reflection light emitted from an anode substrate is mixed with light directly emitted to an observer side from the anode substrate.例文帳に追加

カソード基板上の金属配線等での反射光を低減してアノード基板から出射するこの反射光がアノード基板から観察者側に直接出射する光と混合することによる画像のコントラスト低下や混色の発生を抑制して高品質の表示画像を得る。 - 特許庁

When applying thermocompression bonding onto a glass substrate 11 and a metal wiring material 12, Si on the surface of the glass substrate 11 and alkoxyl group (OR) of disulfide silane terminal modified with hydrophobic silica 14 are reacted each other on an interface between a glass substrate 11 and an anisotropic conductive material 13, and they are chemically bonded to each other.例文帳に追加

ガラス基板１１と金属配線材１２とを熱圧着させると、ガラス基板１１と異方性導電材料１３との界面において、ガラス基板１１表面のＳｉと疎水シリカ１４に修飾されたジスルフィドシラン末端のアルコキシル基（ＯＲ）とが反応し、化学結合する。 - 特許庁