「diffusion transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Between a source diffusion layer 8 and a drain diffusion layer 9 of a semiconductor substrate 1, a memory transistor and a select transistor are formed side by side via an intermediate diffusion layer 10.例文帳に追加

半導体基板１のソース拡散層８とドレイン拡散層９との間に中間拡散層１０を介してメモりトランジスタとセレクトトランジスタとを並べて形成する。 - 特許庁

Separation part regions Scp1, Scp2 are respectively formed between an impurity diffusion region 11 of a transistor Tp1 and an impurity diffusion region 12 of a transistor Tp2, and between an impurity diffusion region 13 of the transistor Tp2 and an impurity diffusion region 14 of a transistor Tp3.例文帳に追加

トランジスタＴｐ１の不純物拡散領域１１とトランジスタＴｐ２の不純物拡散領域１２との間、および、トランジスタＴｐ２の不純物拡散領域１３とトランジスタＴｐ３の不純物拡散領域１４との間に、分離部分領域Ｓｃｐ１，Ｓｃｐ２がそれぞれ形成されている。 - 特許庁

Prior to a process that forms a silicide film 25 on the surface of a transistor diffusion layer 24, the surface of the transistor diffusion layer 24 is subjected to recess etching.例文帳に追加

トランジスタ拡散層２４の表面にシリサイド膜２５を形成する工程に先だって、トランジスタ拡散層２４の表面をリセスエッチングする。 - 特許庁

A drain diffusion layer portion of the reset transistor and a drain diffusion layer portion of the amplification transistor are shared between different adjacent cells which share the pixels.例文帳に追加

更に、リセットトランジスタのドレイン拡散層部と増幅トランジスタのドレイン拡散層部を異なる画素共有単位隣接セル間で共有させる。 - 特許庁

The short transistor and a driver transistor have a diffusion layer in common coupled to the other storage node.例文帳に追加

ショートトランジスタおよびドライバトランジスタは、記憶ノードの他方に接続された共通の拡散層を有している。 - 特許庁

To provide a lateral diffusion metal oxide semiconductor (LDMOS) transistor, and a method for manufacturing the transistor.例文帳に追加

本発明は、横方向拡散金属酸化物半導体（LDMOS）トランジスタと、これを製造する方法を提供する。 - 特許庁

The first impurity diffusion layer 104 constitutes the drain region of a memory transistor MT and the source region of a selection transistor ST, and the first impurity diffusion layer 124 constitutes the drain region of the selection transistor ST.例文帳に追加

第１不純物拡散層１０４はメモリトランジスタMTのドレイン領域と選択トランジスタSTのソース領域、第１不純物拡散層１２４は選択トランジスタSTのドレイン領域をなす。 - 特許庁

To provide a transistor model generation device and a transistor model generation method, easily creating a transistor model reflecting a diffusion layer length-dependent parameter corresponding to each diffusion layer.例文帳に追加

それぞれの拡散層に対応する拡散層長依存パラメータが反映されるトランジスタモデルを容易に作成するトランジスタモデル生成装置、トランジスタモデル生成方法を提供する。 - 特許庁

A transistor includes a gate electrode 2, a gate insulating film 4, and a diffusion layer constituting the diffusion bit line 5.例文帳に追加

トランジスタは、ゲート電極２、ゲート絶縁膜４および拡散ビット線５を構成する拡散層とからなる。 - 特許庁

The transfer transistor, the short transistor and the driver transistor are continuously disposed via the diffusion layers in common, and thereby, variation of characteristics of the transfer transistor can be prevented.例文帳に追加

トランスファトランジスタ、ショートトランジスタおよびドライバトランジスタを共通の拡散層を介して連続的に配置することで、トランスファトランジスタの特性がばらつくことを防止できる。 - 特許庁

A common diffusion layer 22b of the transistor 4 and the transistor 8 and a diffusion layer 22f of the transistor 6 which diffusion layers constitute a part of a storage node are connected by using a T-shaped trench wiring 28 buried in an interlayer insulating film.例文帳に追加

記憶ノードの部分を構成する、トランジスタ４およびトランジスタ８に共通の拡散層２２ｂと、トランジスタ６の拡散層２２ｆとを層間絶縁膜に埋め込まれたＴ字形状の溝配線２８を用いて接続する。 - 特許庁

A transfer transistor and the short transistor have a diffusion layer in common coupled to one of the storage nodes.例文帳に追加

トランスファトランジスタおよびショートトランジスタは、記憶ノードの一方に接続された共通の拡散層を有している。 - 特許庁

One impurity diffusion region of the first transistor constitutes a common diffusion region continuously up to one impurity diffusion region of the second transistor through the impurity diffusion region arranged to the surface layer section of a substrate.例文帳に追加

第１のトランジスタの一方の不純物拡散領域が、基板の表層部に配置された不純物拡散領域を介して第２のトランジスタの一方の不純物拡散領域まで連続して共通拡散領域を構成している。 - 特許庁

The drain of the transistor 19 has a double diffusion construction which is composed of a first P-type drain diffusion layer 5d and a second P-type drain diffusion layer 11d.例文帳に追加

トランジスタ１９のドレインは第１Ｐ型ドレイン拡散層５ｄと第２Ｐ型ドレイン拡散層１１ｄからなる二重拡散構造を備えている。 - 特許庁

To provide a field-effect transistor manufacturing method that utilizes diffusion of magnesium from a lower layer.例文帳に追加

下層からのマグネシウムの拡散を利用した電界効果トランジスタの製造。 - 特許庁

LATERAL DOUBLE-DIFFUSION FIELD EFFECT TRANSISTOR, AND INTEGRATED CIRCUIT HAVING SAME例文帳に追加

横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路 - 特許庁

Furthermore, the backing method can incorporate a bit diffusion selection transistor and/or a control gate line selection transistor.例文帳に追加

更に、この裏打ち方法は、ビット拡散選択トランジスタ及び／又はコントロールゲート線選択トランジスタを組み込むことができる。 - 特許庁

In the vertical PNP transistor 21, on the other hand, the forming area of the transistor 21 is surrounded by an N^+-type diffusion region 38.例文帳に追加

一方、縦型ＰＮＰトランジスタ２１では、Ｎ＋型拡散領域３８でトランジスタ２１形成領域を囲っている。 - 特許庁

Moreover, the gate of an amplifier transistor AMP and the source of a reset transistor RS are connected to the floating diffusion FD.例文帳に追加

フローティングディフュージョンＦＤには、また、増幅トランジスタＡＭＰのゲートおよびリセットトランジスタＲＳのソースが接続されている。 - 特許庁

The LDD diffusion region 34 of the second MIS transistor Tr2 is formed under the same condition as the LDD diffusion region 44 of a third MIS transistor Tr3.例文帳に追加

第２のＭＩＳトランジスタＴｒ２のＬＤＤ拡散領域３４を第３のＭＩＳトランジスタＴｒ３のＬＤＤ拡散領域４４と同条件で形成する。 - 特許庁

Formation of a mask can be facilitated by employing an identical pattern in the diffusion layer constituting the source potential connection transistor and in the diffusion layer of a memory cell transistor.例文帳に追加

また、ソース電位接続トランジスタを構成する拡散層の形状をメモリセルトランジスタの拡散層の形状と同一パターンにすることで、マスク作成の容易化を実現できる。 - 特許庁

A lower electrode is electrically connected to one diffusion layer of the selection transistor.例文帳に追加

下部電極が選択トランジスタの一方の拡散層に電気的に接続されている。 - 特許庁

The first electrodes 15 and 16 are connected to the first diffusion layer of the transistor.例文帳に追加

第１の電極１５、１６は、トランジスタの第１の拡散層に接続されている。 - 特許庁

To provide a bipolar transistor wherein the device characteristics of the transistor are not deteriorated, while impurity diffusion in the layers in the transistor is inhibited, and moreover by the generation of damage to the transistor due to an ion implantation into the layers or the like.例文帳に追加

不純物拡散を抑制しつつ、しかもイオン注入に基づくダメージの発生などによりデバイス特性が劣化しないバイポーラトランジスタを提供することを目的とする。 - 特許庁

The switching element comprises a source diffusion layer 9, a channel diffusion layer 7, and a drain diffusion layer 5, and is an LDMOS transistor, having the surface of the channel diffusion layer 7 immediately under a gate electrode 19 as a channel region.例文帳に追加

スイッチング素子は、ソース拡散層９、チャネル拡散層７及びドレイン拡散層５を備え、ゲート電極１９直下のチャネル拡散層７表面をチャネル領域とするＬＤＭＯＳトランジスタである。 - 特許庁

The p^+-type diffusion layer 3p forms the source/drain of an MIS transistor, and the n^+-type diffusion layer 4n forms a tap TP1.例文帳に追加

ｐ^＋型拡散層３ｐはＭＩＳトランジスタのソース／ドレインを構成し、ｎ^＋型拡散層４ｎはタップＴＰ１を構成する。 - 特許庁

N- diffusion layers 14b and 17b are formed deeper than the diffusion layer of the source/drain of a MOS transistor for internal circuits.例文帳に追加

Ｎ^-拡散層１４ｂ，１７ｂは内部回路用ＭＯＳトランジスタのソース、ドレインの拡散層よりも深く形成されている。 - 特許庁

The first electrode is connected to a diffusion region constituting the transistor.例文帳に追加

前記第１の電極は、前記トランジスタを構成する拡散領域と接続されている。 - 特許庁

This transistor has source diffusion extending in the plane of the substrate adjacent to the deep trench.例文帳に追加

このトランジスタは、深いトレンチに隣接する基板の平面内に延びるソース拡散を有する。 - 特許庁

The semiconductor device includes a P-type semiconductor substrate; an N-type well, a first P^+ diffusion region, a second P^+ diffusion region, a Schottky diode, a first N^+ diffusion region, a second N^+ diffusion region, a third P^+ diffusion region, a fourth P^+ diffusion region, a first insulating layer, a second insulating layer, a first parasitic bipolar transistor, and a second parasitic bipolar transistor.例文帳に追加

本発明の半導体デバイスは：Ｐ型半導体基板、Ｎ型ウェル、第１Ｐ＋拡散領域、第２Ｐ＋拡散領域、ショットキー・ダイオード、第１Ｎ＋拡散領域、第２Ｎ＋拡散領域、第３Ｐ＋拡散領域、第４Ｐ＋拡散領域、第１絶縁層、第２絶縁層、第１寄生バイポーラトランジスタ、及び第２寄生バイポーラトランジスタ、を含む。 - 特許庁

An N-type diffusion layer 8 of the protection element 1 and an N-type diffusion layer 19 of the MOS transistor 15 are formed in the same process, while a diffusion width W3 of the N-type diffusion layer 8 is larger than a diffusion width W4 of the N-type diffusion layer 19.例文帳に追加

そして、保護素子１を構成するＮ型の拡散層８とＭＯＳトランジスタ１５を構成するＮ型の拡散層１９を同一工程で形成するが、Ｎ型の拡散層８の拡散幅Ｗ３が、Ｎ型の拡散層１９の拡散幅Ｗ４よりも広くなる。 - 特許庁

Thus, the p-type diffusion layer 11, the n-type collector diffusion layer 14 and the n-type diffusion layer 16 are selectively extracted, and a parasitic npn bipolar transistor 22 consisting of the n-type collector diffusion layer 14, the p-type diffusion layer 11 and the n-type diffusion layer 16 is recognized.例文帳に追加

これにより、マスクレイアウトからＰ型半導体基板１１、Ｎ型コレクタ拡散層１４及びＮ型拡散層１６が選択的に抽出され、Ｎ型コレクタ拡散層１４とＰ型拡散層１１とＮ型拡散層１６とからなる寄生ＮＰＮ型バイポーラトランジスタ２２が認識される。 - 特許庁

Since the channel length of the transistor depends on the length of the P type channel diffusion layer 15 under the gate electrode 13, that is, the diffusion depth of the P type channel diffusion layer 15 and the diffusion depth of the P type channel diffusion layer 15 has excellent controllability, the manufacturing method can stably manufacture the MOS transistor according to the fine rule technique.例文帳に追加

トランジスタのチャネル長は、ゲート電極１３下のＰ型チャネル拡散層１５の長さ、すなわちＰ型チャネル拡散層１５の拡散深さにより決定され、Ｐ型チャネル拡散層１５の拡散深さは制御性がよいので、微細ルールのＭＯＳトランジスタを安定的に作ることができる。 - 特許庁

The n-type diffusion area 12 and the p-type diffusion area 17 correspond to body contact areas for setting the back gate potential levels of the PMOS transistor and the NMOS transistor.例文帳に追加

Ｎ型拡散領域１２及びＰ型拡散領域１７はＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのバックゲート電位設定用に設けられたボディコンタクト領域に相当する。 - 特許庁

The second transistor 3-1 is disposed on a third impurity diffusion layer 210 provided on the second impurity diffusion layer 206-12, so as to constitute a portion of the pixels, and is connected to the first transistor 2-1.例文帳に追加

第２トランジスタ3-1は、第２不純物拡散層206-12上の第３不純物拡散層210上に設けられ、画素の一部を構成すると共に、第１トランジスタ2-1に接続される。 - 特許庁

The n-type diffusion layer 117a becomes a drain of the junction field effect transistor 151, and the n-type diffusion layer 117b becomes the source of the junction field effect transistor 151.例文帳に追加

前記Ｎ型拡散層１１７ａは接合型電界効果トランジスタ１５１のドレインとなり、前記Ｎ型拡散層１１７ｂは前記接合型電界効果トランジスタ１５１のソースとなる。 - 特許庁

To prevent threshold voltage of a low breakdown strength MOS transistor from varying and to form a channel diffusion layer and the source diffusion layer of an LDMOS transistor, while being self-aligning.例文帳に追加

低耐圧ＭＯＳトランジスタのしきい値電圧が変化するのを防ぐとともに、ＬＤＭＯＳトランジスタのチャネル用拡散層とソース拡散層をともに自己整合的に形成する。 - 特許庁

Each pixel 20 of a solid-state imaging element has a photodiode 51, a floating diffusion 54, a transfer transistor 55, a pixel amplifier 58, a reset transistor 59 and a selection transistor 60.例文帳に追加

固体撮像素子の各画素２０は、フォトダイオード５１、フローティングディフュージョン５４、転送トランジスタ５５、画素アンプ５８、リセットトランジスタ５９及び選択トランジスタ６０を有する。 - 特許庁

A unit pixel 10 in a pixel array of a CMOS image sensor is equipped with: a photodiode 1; a lead transistor 2; a floating diffusion FD; a reset transistor 3; and an amplification transistor 4.例文帳に追加

CMOSイメージセンサの画素アレイにおける単位画素１０は、フォトダイオード１と、リードトランジスタ２と、フローティングディフュージョンFDと、リセットトランジスタ３と、増幅トランジスタ４とを具備する。 - 特許庁

To realize high breakdown voltage and high reliability of a bipolar transistor wherein an outer base diffusion layer is formed in an outer circumferential part of an intrinsic base diffusion layer.例文帳に追加

真性ベース拡散層の外周部に外部ベース拡散層を形成したバイポーラトランジスタにおいて、高耐圧、高信頼性化を図る。 - 特許庁

The concentration of an N-type intrinsic base diffusion area 23 adjoining to the emitter diffusion area 23 of an L-PNP transistor is made higher than that of a base buried layer 3B adjoining to the collector diffusion area 16B of an L-PNP bipolar transistor.例文帳に追加

Ｌ−ＰＮＰトランジスタのエミッタ拡散領域２３に隣接するＮ型真性ベース拡散領域２２の濃度を、Ｌ−ＰＮＰバイポーラトランジスタのコレクタ拡散領域１６Ｂに隣接するベース埋め込み層３Ｂの濃度より高くする。 - 特許庁

A D/A converting circuit has gate lines 8 and diffusion layers 9 which are arranged in a lattice shape and when an arbitrary MOS transistor Q1 arranged at an intersection of a gate line 8 and a diffusion layer 9 turns on, diffusion layers 9 on the right and left sides of the position of the above MOS transistor Q1 conduct through the MOS transistor Q1.例文帳に追加

Ｄ／Ａ変換回路は、格子状に配置されるゲート線８と拡散層９を有し、ゲート線８と拡散層９の交差位置に配置された任意のＭＯＳトランジスタＱ１がオンすると、その場所の左右にある拡散層９がＭＯＳトランジスタＱ１を介して導通する。 - 特許庁

The DMOS transistor contains an n^+ diffusion layer 21d as a source, a p-type diffusion layer 17e as a back gate region, and an n-type diffusion layer 67 in a low concentration as a drain and an n^+ diffusion layer 21e in a high concentration.例文帳に追加

ＤＭＯＳトランジスタは、ソースとなるｎ^＋拡散層２１ｄと、バックゲート領域となるｐ型拡散層１７ｅと、ドレインとなる低濃度のｎ型拡散層６７および高濃度のｎ^＋拡散層２１ｅとを含む。 - 特許庁

To provide a manufacturing method for forming a shallow diffusion layer between a cell transistor and a selection gate transistor while miniaturizing an element.例文帳に追加

素子の微細化を図りつつ、セルトランジスタと選択ゲートトランジスタとの間に浅い拡散層が形成できる製造方法を提供する。 - 特許庁

In the second conductivity type well 13, a driver transistor Q13 is formed, and the well 13 is connected to a source diffusion layer 18a of the driver transistor Q13.例文帳に追加

第２導電型ウェル１３は、ドライバトランジスタＱ１３が形成され、ドライバトランジスタＱ１３のソース拡散層１８ａに接続される。 - 特許庁