「diffusion transistor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To prevent an oxide film or diffusion layer of a transistor connected to a fuse element from being broken.例文帳に追加

フューズ素子に接続されたトランジスタの酸化膜や拡散層が破壊されるのを防止する。 - 特許庁

Moreover, the transistor (100) includes a drain diffusion well (115), surrounded by the doped semiconductor substrate (105).例文帳に追加

また、トランジスタ(100)は、ドープされた半導体基板(105)によって取り囲まれたドレイン拡散ウエル(115)を含む。 - 特許庁

A diffusion layer 5 of the peripheral transistor is connected to an upper layer wiring through a first contact C1.例文帳に追加

周辺トランジスタの拡散層５は第１コンタクトＣ１を介して上層配線に接続される。 - 特許庁

An aluminum electrode 2 is connected to the n^+ diffusion region 1, and is formed to surround the transistor cell.例文帳に追加

アルミ電極２は、ｎ^+拡散領域１に接続し、トランジスタセルを取り囲むように形成される。 - 特許庁

TRANSISTOR CIRCUIT HAVING LIGHTLY-DOPED DIFFUSION REGION COMPRISING VARIOUS RESISTORS FOR ELECTROSTATIC DISCHARGE PROTECTION例文帳に追加

静電気放電防護用のいろいろな抵抗の軽ドープ拡散領域を有するトランジスタ回路 - 特許庁

The gate electrode of the transistor (65) and the impurity diffusion region (64) are connected through wiring (66).例文帳に追加

トランジスタ（６５）のゲート電極と不純物拡散領域（６４）とを配線（６６）が接続する。 - 特許庁

To self-adjustably form not only an emitter diffusion layer but also a base diffusion layer and a collector diffusion layer, and readily and reliably enable a trend, to further fine and realize high performance of a bipolar transistor.例文帳に追加

エミッタ拡散層のみならず、ベース拡散層及びコレクタ拡散層を自己整合的に形成し、バイポーラトランジスタの更なる微細化・高性能化を容易且つ確実に可能とする。 - 特許庁

A metallic silicide film is arranged on the surface of the impurity diffusion region, which does not constitute the common diffusion region, in a pair of the impurity diffusion regions in the first transistor.例文帳に追加

第１のトランジスタの一対の不純物拡散領域のうち、共通拡散領域を構成していない方の不純物拡散領域の表面上に金属シリサイド膜が配置されている。 - 特許庁

In a semiconductor in which an n-type transistor and a p-type transistor are formed on a (551) plane of silicon, a thickness of a silicide layer being in contact with a diffusion region of the n-type transistor is smaller than that of a silicide layer being in contact with a diffusion region of the p-type transistor.例文帳に追加

ｎ型トランジスタおよびｐ型トランジスタがシリコンの（５５１）面に形成された半導体装置において、前記ｎ型トランジスタの拡散領域に接触するシリサイド層の厚さが前記ｐ型トランジスタの拡散領域に接触するシリサイド層の厚さよりも薄い。 - 特許庁

Here, a diffusion area which leads to a certain photoelectric conversion part and forms the reset transistor, the source follower transistor, and a switch transistor is formed in the vicinity of a photoelectric conversion part adjacent to the photoelectric conversion part, and in addition, the transfer transistor, the reset transistor, the source follower transistor and the selection transistor are arranged in parallel with one another.例文帳に追加

ここで、ある１つの光電変換部につながり、リセットトランジスタ、ソースフォロアトランジスタ及びスイッチトランジスタを形成する拡散領域が、その光電変換部に隣接した光電変換部の近傍に形成され、また、上記の転送トランジスタ、リセットトランジスタ、ソースフォロアトランジスタ及び選択トランジスタが互いに並行に配置される。 - 特許庁

A p-type diffusion layer is locally formed between an n-type source/drain diffusion layers of an NMOS transistor having a conventional type drain structure.例文帳に追加

コンベンショナル型のドレイン構造を持つＮＭＯＳトランジスタのＮ型ソース・ドレイン拡散層の間に局所的にＰ型拡散層を形成する。 - 特許庁

To mount a submicron CMOS transistor mixedly with an analog CMOS transistor, a high breakdown strength MOS transistor, a bipolar transistor, a diode or a diffusion resistor on the same substrate without deteriorating the characteristics thereof.例文帳に追加

サブミクロンＣＭＯＳトランジスタを、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗などと一緒に、それぞれの特性を劣化させることなく、同一基板上に混載すること。 - 特許庁

In a second transistor 7, a control electrode and an input-side diffusion layer are connected to a diffusion layer on the output side of the first transistor 3 and the second transistor 7 is put in a continuity state under control only when the pulse wave of a clock signal generated from the first transistor 3 is entered in the control electrode and the input-side diffusion layer.例文帳に追加

第２のトランジスタ７は、第１のトランジスタ３の出力側の拡散層に対して制御電極と入力側の拡散層とが接続され、第１のトランジスタ３から出力されてくるクロック信号のパルス波が当該制御電極および当該入力側の拡散層に入力したときにのみ導通状態に制御される。 - 特許庁

In addition, source/drain of a MOS transistor in the memory cell part are made into double diffusion layer structure 5, 6, and source/drain of the MOS transistor in the peripheral circuit part are made into triple diffusion layer structure 5, 6, 7.例文帳に追加

また、メモリセル部におけるＭＯＳトランジスタのソース／ドレインを二重拡散層構造５，６とし、周辺回路部におけるＭＯＳトランジスタのソース／ドレインを三重拡散層構造５，６，７にする。 - 特許庁

Each pixel 20 includes a photodiode 51, a floating diffusion 54, a transfer transistor 55, a pixel amplifier 58, a reset switch 59, and a selection transistor 60.例文帳に追加

各画素２０は、フォトダイオード５１、フローティングディフュージョン５４、転送トランジスタ５５、画素アンプ５８、リセットスイッチ５９及び選択トランジスタ６０を有する。 - 特許庁

Diffusion regions 8, 10 and 12 constituting respectively the drain of the read transistor and the drain and source of the amplifying transistor have the second conductivity type.例文帳に追加

読み出しトランジスタのドレイン、増幅トランジスタのドレイン及びソースの各々を構成する拡散領域８、１０、１２は、第２導電型を有する。 - 特許庁

The semiconductor device includes an n-type diffusion region 17 which functions as a cathode of the photodiode PD and the source of a MOS transistor MT, and is constituted from two diffusion layers of a relatively deep first diffusion layer 15 and a relatively second shallow diffusion layer 16.例文帳に追加

フォトダイオードＰＤのカソード、および、ＭＯＳトランジスタＭＴのソースとして機能するＮ型拡散領域１７を、比較的深い第１拡散層１５および比較的浅い第２拡散層１６の２つの拡散層で構成する。 - 特許庁

A memory cell transistor of the NOR flash memory shares a source diffusion layer 28b with another memory cell transistor adjacent in one of column directions and shares a drain diffusion layer 28a with further another memory cell transistor adjacent in the other column directions.例文帳に追加

ＮＯＲ型フラッシュメモリのメモリセルトランジスタは、列方向の一方で隣接する他のメモリセルトランジスタとソース拡散層２８ｂを共有するとともに、列方向の他方で隣接するさらに他のメモリセルトランジスタとドレイン拡散層２８ａを共有する。 - 特許庁

To provide a MOS transistor having a low resistance and a shallow dopant diffusion layer by preventing the depletion due to insufficient diffusion of dopants in a gate electrode.例文帳に追加

ゲート電極中の不純物拡散不足による空乏化を防止し、かつ低抵抗で浅い不純物拡散層を持つＭＯＳトランジスタを提供する。 - 特許庁

The first MOS transistor 100 and the diffusion region 5 of the semiconductor element S lie alongside in a y direction and electrically isolated from each other by the diffusion region 2b.例文帳に追加

第１のＭＯＳトランジスタ１００と半導体素子Ｓの拡散領域５とは、ｙ方向に並んで、拡散領域２ｂで電気的に分離されている。 - 特許庁

To provide a MOS transistor having a low-resistant, shallow impurity diffusion layer which can prevent depletion owing to the short diffusion of impurities in the gate electrode.例文帳に追加

ゲート電極中の不純物拡散不足による空乏化を防止し、かつ低抵抗で浅い不純物拡散層を持つＭＯＳトランジスタを提供する。 - 特許庁

The gate electrodes 4, drain diffusion layer 5, and source diffusion layer 6 of the transistor are connected to a word line 9, bit line 8, and fixed potential line, respectively.例文帳に追加

トランジスタのゲート電極４はワード線９に、ドレイン拡散層５はビット線８に、ソース拡散層６は固定電位線にそれぞれ接続される。 - 特許庁

A transfer gate electrode 248 constituting a transfer transistor 234 is formed between a diffusion layer 246, constituting a floating diffusion unit 238 and the photodiode 232.例文帳に追加

フローティングディフュージョン部２３８をなす拡散層２４６とフォトダイオード２３２との間に転送トランジスタ２３４をなす転送ゲート電極２４８を形成する。 - 特許庁

As for the high-voltage transistor, because the ion implantation is performed through the gate insulating film 11a, the high concentration impurity diffusion region is formed shallower.例文帳に追加

高電圧トランジスタについてはゲート絶縁膜１１ａを介して行うので、浅く形成される。 - 特許庁

The diffusion layer 4 of the selective transistor is connected to a bit line or capacitor through a third contact C3.例文帳に追加

選択トランジスタの拡散層４は第３コンタクトＣ３を介してビット線あるいはキャパシタに接続される。 - 特許庁

An EL element 20 is separated from an interface F1 of a diffusion area of an thin film transistor 4 adjacent thereto.例文帳に追加

ＥＬ素子２０とこれに近接する薄膜トランジスタ４の拡散領域の界面Ｆ１を離間させる。 - 特許庁

The amplifying transistor generates the signal based on the signal electrical charge transferred to the floating diffusion region.例文帳に追加

増幅トランジスタは、フローティングディフュージョン領域に転送された信号電荷に基づく信号を生成する。 - 特許庁

The imaging apparatus has a photodiode PD11, a floating diffusion FD13 and a reset transistor RG14.例文帳に追加

撮像装置はフォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１３、リセットトランジスタＲＧ１４を備える。 - 特許庁

The P-type diffusion layer 14 is disposed between a source region and the drain region of an MOS transistor 1.例文帳に追加

そして、Ｐ型の拡散層１４は、ＭＯＳトランジスタ１のソース−ドレイン領域間に配置される。 - 特許庁

A collector 3 made of an N-type diffusion layer, a base 5 made of a P-type diffusion layer, and an emitter 7 made of an N-type diffusion layer are formed in a P-type semiconductor layer 1, to form a bipolar transistor.例文帳に追加

Ｐ型半導体層１に、Ｎ型拡散層からなるコレクタ３、Ｐ型拡散層からなるベース５、Ｎ電型拡散層からなるエミッタ７が形成されてバイポーラトランジスタが形成されている。 - 特許庁

The charge discharging transistor 40 is an MOS transistor with the top layer 55 as a source and with a power supply diffusion section 33 to which a power supply voltage is applied as a drain.例文帳に追加

電荷排出用トランジスタ４０は、表面層５５をソース、電源電圧が印加される電源拡散部３３をドレインとするＭＯＳトランジスタである。 - 特許庁

A resistance diffusion region 7 is formed inside a semiconductor substrate 1 under a first MOS transistor 4 and a second MOS transistor 5, so as to be isolated by an insulating film 2.例文帳に追加

抵抗拡散領域７は絶縁膜２を隔てて第１および第２ＭＯＳトランジスタ４，５下部の半導体基板１内に形成される。 - 特許庁

A halo diffusion region 4 is provided to an MOS transistor 9 having a large threshold voltage, and halo implantation is omitted with respect to an MOS transistor 16 having a small threshold voltage.例文帳に追加

しきい値電圧の大きいMOSトランジスタ９にはハロー拡散領域４を設け、しきい値電圧の小さいMOSトランジスタ１６からはハローインプラを除く。 - 特許庁

To improve the on current of a PMOS transistor by forming a SiGe layer in the source/drain diffusion layer of the PMOS transistor without increasing the number of masks.例文帳に追加

マスク数を増やすことなく、ＰＭＯＳトランジスタのソース／ドレイン拡散層内にＳｉＧｅ層を形成することで、ＰＭＯＳトランジスタのオン電流を向上する。 - 特許庁

In the solid-state imaging device in which a plurality of pixel cells are arranged in the line direction or the column direction, each pixel cell includes: a photoelectric conversion part; a transfer transistor; a floating diffusion part; a source follower transistor; a selection transistor; and a rest transistor.例文帳に追加

複数の画素セルを行方向または列方向に並べた固体撮像素子において、各画素セルは、光電変換部と、転送トランジスタと、フローティングディフュージョン部と、ソースフォロアトランジスタと、選択トランジスタと、リセットトランジスタとを備える。 - 特許庁

With it, when used in the bulk silicon process, the diffusion layer as the diffusion layer for body tie can be used as a diffusion resistance, because an insulating oxide film causes the diffusion layer to be isolated completely from a transistor element or a substrate on an SOI device.例文帳に追加

これによってバルクシリコンプロセスに使用した際には、ボディータイ用拡散層であった拡散層は、ＳＯＩデバイス上では絶縁酸化膜によりトランジスタ素子や基板と完全に分離されるため拡散抵抗として使用できるようになる。 - 特許庁

A Ge guide 14 made of germanium is interposed between the diffusion layer 15 of the cell transistor Tr and the third conductive layer 11 of a trench capacitor C, where the Ge guide 14 is formed on the side of the diffusion layer 15 of the cell transistor Tr.例文帳に追加

セルトランジスタＴｒの拡散層１５およびトレンチキャパシタＣの第３の導電層１１の間に介在するように、セルトランジスタＴｒの拡散層１５側にＧｅの導入部１４を形成する。 - 特許庁

The gate electrodes of both transistors are connected to an internal circuit, while the source diffusion layer of the first MOS transistor and the drain diffusion layer of the second MOS transistor are formed respectively so as to be separated from each other and are connected by a metal wiring.例文帳に追加

両トランジスタのゲート電極は内部回路に接続されており、第１ＭＯＳトランジスタのソース拡散層と第２ＭＯＳトランジスタのドレイン拡散層は各々離間して形成されてメタル配線で接続されている。 - 特許庁

In the non-volatile semiconductor storage device having a memory cell transistor and the peripheral transistor on the same semiconductor substrate 11, metallic silicide layers 28 are formed on both diffusion layers of the memory cell transistor and the peripheral transistor and on the gate electrode of the peripheral transistor, and the contact of the memory cell transistor has a self-alignment contact structure.例文帳に追加

同一半導体基板１１上にメモリセルトランジスタと周辺トランジスタを有する不揮発性半導体記憶装置において、メモリセルトランジスタと周辺トランジスタの両拡散層及び周辺トランジスタのゲート電極上に、金属シリサイド層２８が形成され、メモリセルトランジスタのコンタクトがセルフアラインコンタクト構造を有する。 - 特許庁

To provide a manufacturing method for obtaining a complimentary bipolar transistor with a high behavior by maintaining a diffusion depth thereof to be the same degree to form a diffusion layer of a shallow target, and without affecting other diffusion layers, while simultaneously diffusing dopant added from a polycrystalline silicon film in both emitter areas of a PNP transistor and an NPN transistor in the complimentary bipolar transistor.例文帳に追加

相補型バイポーラトランジスタで、ＰＮＰトランジスタとＮＰＮトランジスタの両方のエミッタ領域を多結晶シリコン膜から添加された不純物を同時に拡散させながら、その拡散深さを同程度で目標の浅い拡散層を形成し、しかも他の拡散層に影響を与えることなく、高特性の相補型のバイポーラトランジスタを得るための製造方法を提供する。 - 特許庁

In a two-transistor PMOS memory cell 40, having a PMOS floating gate (FG) transistor 40a and a PMOS selection gate (SG) transistor 40b, the drain of the FG transistor and the source of the selecting gate transistor are formed by a common P+ diffusion region 48 formed in an N-well 42.例文帳に追加

ＰＭＯＳフローティングゲート（ＦＧ）トランジスタ（４０ａ）とＰＭＯＳ選択ゲート（ＳＧ）トランジスタ（４０ｂ）とを有する２トランジスタＰＭＯＳメモリセル（４０）において、ＦＧトランジスタのドレインとＳＧトランジスタのソースはＮ−ウェル（４２）内に形成された共通のＰ＋拡散領域（４８）により形成される。 - 特許庁

Further, a source of an address transistor 31 which is the n-type diffusion layer 26 is connected to a vertical signal line 34.例文帳に追加

また、ｎ型拡散層２６であるアドレストランジスタ３１のソースは、垂直信号線３４に接続される。 - 特許庁

Gaps 103 and 104 are formed between a word line W1 of a memory cell transistor and n+ type diffusion regions N21 and N12.例文帳に追加

メモリセルトランジスタのワード線Ｗ_1 とｎ^+ 型拡散領域Ｎ_21，Ｎ_12との間に、隙間１０３，１０４を形成する。 - 特許庁

The NPN transistor forms an N-type collector region 60 through diffusion in the island region 25, to form a collector layer.例文帳に追加

ＮＰＮトランジスタは、島領域２５にＮ型のコレクタ領域６０を拡散により形成して、コレクタ層とする。 - 特許庁

When a depression type reset transistor is adopted, a leak current to floating diffusion is suppressed and a dynamic range is extended.例文帳に追加

リセットトランジスタをディプレション型にすることで、フローティングディフュージョンへのリーク電流を抑制し、ダイナミックレンジを広げる。 - 特許庁