「diffusion transistor」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The diode element has a longitudinal bipolar transistor structure, comprising a collector diffusion layer 27, a base diffusion layer 29, and an emitter diffusion layer 31; its base and collector are connected; and is a diode element formed between the emitter and the base.例文帳に追加

ダイオード素子は、コレクタ拡散層２７、ベース拡散層２９及びエミッタ拡散層３１を備えた縦型バイポーラトランジスタ構造からなり、ベースとコレクタが接続され、エミッタとベースとの間で形成されたダイオード素子である。 - 特許庁

The semiconductor product is constituted in such a structure that the drain diffusion of the phosphorus-diffused ESD protective off-transistor is not provided adjacently to an off-gate and the arsenic N+ diffusion 5 is provided in the adjacent area of an element separating region 8.例文帳に追加

リン拡散のESD保護オフトランジスタのドレイン拡散をオフゲートに隣接せず、かつ素子分離領域８と隣接する領域に砒素N+拡散５を設ける構造とした。 - 特許庁

In a memory cell transistor, a source diffusion layer 18 is covered by two dielectric sidewalls 25a and 25b, and a silicide layer is not formed on the source diffusion layer 18.例文帳に追加

メモリセルトランジスタにおいて、ソース拡散層１８は２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われており、ソース拡散層１８の上にはシリサイド層は形成されていない。 - 特許庁

The memory unit includes a first to a third diffusion layers juxtaposed in a row direction and elongated in a column direction to constitute a transistor connected in parallel with each of the diffusion layers.例文帳に追加

メモリユニットは、行方向に沿って並置され列方向に伸長される第１〜第３拡散層を備え、各拡散層で並列接続のトランジスタが構成される。 - 特許庁

After the floating diffusion layer 14 is brought into a floating state, the transfer transistor 12 is turned on to inject electric charge into the floating diffusion layer 14 from the photodetector 11.例文帳に追加

その後、フローティングディフュージョン１４をフローティング状態にしてから転送トランジスタ１２をオンにし、フォトディテクタ１１からフローティングディフュージョン１４へ電荷を注入する。 - 特許庁

A diffusion barrier layer is formed between the bottom of the memory electrode and an insulation layer to prevent the diffusion of a metal contaminant which causes the reduction in quality of a transistor.例文帳に追加

本発明は、記憶電極と底部の絶縁層との間に、拡散バリア層を設け、金属汚染物が拡散してトランジスタの品質を低下させるのを防ぐ。 - 特許庁

Furthermore, since diffusion of the wiring metal can be prevented by providing the wiring metal diffusion suppressing layer on the wiring metal layer, characteristics of the thin film transistor can be improved.例文帳に追加

また、配線金属層上に配線金属拡散抑止層を設けることにより、配線金属の拡散を防止できるため、薄膜トランジスタの特性を改善できる。 - 特許庁

Thereafter, the floating diffusion 14 is brought into a floating state, the transfer transistor 12 is then turned on, and an electric charge is injected from the photodetector 11 to the floating diffusion 14.例文帳に追加

その後、フローティングディフュージョン１４をフローティング状態にしてから転送トランジスタ１２をオンにし、フォトディテクタ１１からフローティングディフュージョン１４へ電荷を注入する。 - 特許庁

A P type diffusion layer 106 to become an emitter layer of a horizontal PNP transistor of the IIL and a P type diffusion layer 107 to become a collector layer are formed on the first element region.例文帳に追加

第１の素子領域にはＩＩＬの横型ＰＮＰトランジスタのエミッタ層となるＰ型拡散層１０６と、コレクタ層となるＰ型拡散層１０７が形成される。 - 特許庁

A second diffusion region 104 for supplying a substrate or well potential is provided separately from a first diffusion region 102 for forming a source of a transistor.例文帳に追加

トランジスタのソースを形成する第１の拡散領域１０２と分離して、基板またはウェル電位を給電するための第２の拡散領域１０４を設けている。 - 特許庁

A region on a P-type substrate 3, corresponding to a lateral PNP transistor 1b, is etched to form a trench part 20 and the N+ type embedded diffusion layer 12 of the lateral PNP transistor 1b is formed at a position deeper than the N+ type embedded diffusion layer 4 of a lateral PNP transistor 1a.例文帳に追加

Ｐ型基板３上の縦型ＰＮＰトランジスタ１ｂに対応する領域をエッチングして堀り込み部２０を設け、縦型ＰＮＰトランジスタ１ｂのＮ＋型埋め込み拡散層１２を縦型ＮＰＮトランジスタ１ａのＮ＋型埋め込み拡散層４より深い位置に形成する。 - 特許庁

The semiconductor device comprises a pillar transistor Tr1, and a polysilicon layer 10a which supplies a signal or power to a diffusion layer 7a underlying the pillar transistor Tr1, and controls the channel length d1 of the pillar transistor Tr1 by the thickness by forming the underlying diffusion layer 7a through solid phase diffusion from the polysilicon layer 10a.例文帳に追加

ピラートランジスタＴｒ１と、前記ピラートランジスタＴｒ１の下部拡散層７ａへ信号または電源を供給するとともに、ポリシリコン層１０ａからの固相拡散し、下部拡散層７ａを形成することにより、前記ピラートランジスタＴｒ１のチャネル長ｄ１を厚みにより制御する前記ポリシリコン層１０ａと、を具備してなることを特徴とする。 - 特許庁

In a semiconductor device where contact with the source diffusion layer and the drain diffusion layer of a transistor is made by a polysilicon contact plug, a film for preventing diffusion of inter-lattice silicon or cavity is formed between the source diffusion layer or the drain diffusion layer and the polysilicon contact plug.例文帳に追加

本発明の半導体装置は、トランジスタのソース拡散層及び又はドレイン拡散層へのコンタクトが多結晶シリコンのコンタクトプラグである半導体装置において、前記ソース拡散層及び又はドレイン拡散層と多結晶シリコンのコンタクトプラグの間に格子間シリコンまたは空孔の拡散を防止する拡散防止膜を形成した。 - 特許庁

The transistor has a first diffusion layer which is extended in the horizontal direction from a spot above the gate of the transistor provided in the trench along the substrate on the outside of the trench, and a second diffusion layer connected to the capacitor provided in the lowermost part of the trench from the lower part of the gate.例文帳に追加

トランジスタは、トレンチ内の垂直方向のゲートの上方からトレンチ外部の基板に沿って水平方向に延びる第１の拡散層と、ゲートの下部からトレンチ低部のキャパシタに接続される第２の拡散層とを有する。 - 特許庁

A first wiring layer is composed of a storage wiring 20 which connects the upper electrode TE to the one impurity diffusion layer of the memory cell transistor and a bit line BL connected to the other impurity diffusion layer of the memory cell transistor.例文帳に追加

上部電極ＴＥとメモリセルトランジスタの一方の不純物拡散層とを接続するストレージ配線２０と、他方の不純物拡散層に接続されるビット線ＢＬとにより第１の配線層が構成されている。 - 特許庁

To provide a method for fabricating an EEPROM, which can connect a memory cell transistor and a selection transistor reliably by a diffusion area having a high impurity concentration.例文帳に追加

高い不純物濃度を有する拡散領域によってメモリセルトランジスタと選択トランジスタとが確実に接続されるＥＥＰＲＯＭの製造方法を提供する。 - 特許庁

A transfer transistor and a reset transistor are turned ON to reset accumulated charges in a photodiode and the potential of a floating diffusion portion, and the photodiode begins to be exposed (timing T12).例文帳に追加

転送トランジスタとリセットトランジスタをオンにして、フォトダイオードの蓄積電荷とフローティングディフュージョンの電位とをリセットし、フォトダイオードへの露光を開始する（タイミングＴ１２）。 - 特許庁

A MOS transistor is equipped with an n^+-source region 7, an n^+-drain region 8, and a gate electrode 6, and a p-type diffusion region 14 of an n-channel stopper is arranged around the MOS transistor.例文帳に追加

Ｎ＋ソース領域７、Ｎ＋ドレイン領域８、ゲート電極６を備えたＭＯＳトランジスタ周辺にＮチャネルストッパのＰ型拡散領域１４が配置される。 - 特許庁

The first diffusion layer of the transistor is connected to the bit line of the storage device through the bottom side of the second word line.例文帳に追加

トランジスタの第１の拡散層は、第２ワード線の下方を通って、半導体記憶装置のビット線に接続される。 - 特許庁

To obtain a junction field-effect transistor(JFET) formed so that the diffusion depth of the impurity in a gate region does not vary.例文帳に追加

ゲート領域での不純物の拡散深さがばらつかないようにした接合型電界効果トランジスタを提供する。 - 特許庁

A bit line 25 is connected to the diffusion layer of the cell transistor 22 and extended up to the surface of the ferroelectric memory device.例文帳に追加

ビット線２５はセルトランジスタ２２の拡散層に接続され、強誘電体記憶素子の表面まで通っている。 - 特許庁

A semiconductor evaluation element, such as, an MOS transistor has a gate, a diffusion layer, a measureming contact, and a floating contact.例文帳に追加

ＭＯＳトランジスタ等の半導体評価素子は、ゲートと、拡散層と、測定用コンタクトと、フローティングコンタクトとを具備する。 - 特許庁

A photoelectric conversion part, an FD (Floating Diffusion), and a transfer transistor are arranged in a matrix in a first pixel region, in pixel units.例文帳に追加

第１画素領域には光電変換部、ＦＤ、及び転送トランジスタが画素を単位として行列状に配される。 - 特許庁

The imaging apparatus 1 shares a source diffusion layer 210a of an amplifying transistor between pixel circuits 2a which are not simultaneously accessed.例文帳に追加

撮像装置１は、同時にアクセスしない画素回路２ａ間で増幅トランジスタのソース拡散層２１０ａを共有する。 - 特許庁

The power supply potential is fed to the source node of the MIS transistor by using two layers of the diffusion layer and the wiring layer.例文帳に追加

ＭＩＳトランジスタのソースノードに給電される電源電位が拡散層と配線層の２層を用いて行われる。 - 特許庁

With such a structure, an electric line of force generating between the bulk transistor 10 and the SOI transistor 20 can be shut off by the impurity diffusion layer 91, and a crosstalk noise can be suppressed between the bulk transistor 10 and the SOI transistor 20.例文帳に追加

このような構成であれば、バルクトランジスタ１０と、ＳＯＩトランジスタ２０との間で生じる電気力線を不純物拡散層９１で遮断することができ、バルクトランジスタ１０とＳＯＩトランジスタ２０との間でのクロストークノイズを抑制することができる。 - 特許庁

While the concentrations and depths of the source- and drain-side offset diffusion layers 4d and 4s of a high-breakdown voltage MOS transistor are made equal to each other, the size of the source-side offset diffusion layer 4s is made larger than that of the drain-side offset diffusion layer 4d.例文帳に追加

オフセット拡散層４ｄ、４ｓの濃度及び深さはソース側とドレイン側では同じであるが、そのサイズは、ソース側のオフセット拡散層４ｓではドレイン側のオフセット拡散層４ｄに比べて大きく設定される。 - 特許庁

The Zener diode 2 is formed on a diffusion region (a P-type diffusion region for forming the Zener diode 2), separated from the DMOS transistor 1, in a drain region of the DMOS transistor 1 in different density (or may be in the same density).例文帳に追加

ツェナダイオード２は、ＤＭＯＳトランジスタ１のドレイン電極領域内のＤＭＯＳトランジスタ１とは異なる濃度（或いは同濃度であっても良い）で分離された拡散領域（ツェナダイオード２形成用のＰ型拡散領域）上に形成されて成る。 - 特許庁

Each of the pixel circuits 111 has a photodiode PD1 for storing a signal charge, floating diffusion FD1, a transfer transistor NM1 connected between the photodiode PD1 and the floating diffusion FD1, and an amplification transistor NM3.例文帳に追加

複数の画素回路１１１の各々は、信号電荷を蓄積するフォトダイオードＰＤ１と、フローティングディフュージョンＦＤ１と、フォトダイオードＰＤ１とフローティングディフュージョンＦＤ１との間に接続された転送トランジスタＮＭ１と、増幅トランジスタＮＭ３とを備える。 - 特許庁

Then, an n-type diffusion layer 12 is formed between a p-type diffusion layer 10 used as the base region of the npn transistor 1 and the p-type separation region 3.例文帳に追加

そして、ＮＰＮトランジスタ１のベース領域として用いられるＰ型の拡散層１０とＰ型の分離領域３との間にはＮ型の拡散層１２が形成されている。 - 特許庁

Then, an n-type diffusion layer 14 is formed between a p-type diffusion layer 12 used as the base region of the npn transistor 1 and the p-type separation region 3.例文帳に追加

そして、ＮＰＮトランジスタ１のベース領域として用いられるＰ型の拡散層１２とＰ型の分離領域３との間にはＮ型の拡散層１４が形成されている。 - 特許庁

The gate G_ST of the selection transistor ST is formed with a MOS structure so as to straddle the first impurity diffusion layer 104, the first body region 100, and the first impurity diffusion layer 124.例文帳に追加

第１不純物拡散層１０４、第１ボディ領域１００、第１不純物拡散層１２４に跨るように選択トランジスタSTのゲート部G_STをＭＯＳ型構造で形成する。 - 特許庁

By this structure, the traverse diffusion widths W1, W2, W3 of the p-type buried diffusion layers 43, 44, 45 are so narrowed as to be able to reduce the device size of an npn transistor 1.例文帳に追加

この構造により、Ｐ型の埋込拡散層４３、４４、４５の横方向拡散幅Ｗ１、Ｗ２、Ｗ３が狭まり、ＮＰＮトランジスタ１のデバイスサイズを縮小することができる。 - 特許庁

One of the source/drain of each of the above-mentioned double diffusion type transistors is individually formed in each transistor, and the n double diffusion type transistors share the other source/drain.例文帳に追加

前記各二重拡散トランジスタのソース／ドレインのうちの一つは各トランジスタに個別的に形成され、他の一つのソース／ドレインは前記ｎ個の二重拡散トランジスタが共有する。 - 特許庁

The n-type diffusion layer 110a is selectively formed just under the p-type diffusion layer 111a as the top gate, and becomes a channel layer of the junction field effect transistor 151.例文帳に追加

トップゲートとなる前記Ｐ型拡散層１１１ａの直下に選択的に形成された前記Ｎ型拡散層１１０ａは接合型電界効果トランジスタ１５１のチャネル層となる。 - 特許庁

Diffusion layers 2 to 5 are formed on a silicon substrate 1, and on these diffusion layers 2 to 5 are formed gate dielectric layers 6, 7 and gate electrodes 8, 9, whereby a MOS transistor is formed.例文帳に追加

シリコン基板１の上に拡散層２〜５が形成され、これら拡散層２〜５の上にゲ−ト絶縁膜６、７及びゲ−ト電極８、９が形成され、ＭＯＳトランジスタが構成される。 - 特許庁

To provide a trenched DMOS transistor having a deep diffusion region which minimizes a region required to provide the deep body diffusion region having a sufficient depth.例文帳に追加

十分な深さを有する深いボディ拡散領域を設けるために必要とされる領域を最小化する、深い拡散領域を有するトレンチ形ＤＭＯＳトランジスタを提供する。 - 特許庁

By this structure, the lateral diffusion width of a P-type diffusion layer 13 in the separation region 1 is suppressed, and the formation region of the separation region and the device size of the MOS transistor are reduced.例文帳に追加

この構造により、分離領域１のＰ型の拡散層１３の横方向拡散幅が抑制され、分離領域の形成領域及びＭＯＳトランジスタのデバイスサイズが低減される。 - 特許庁

The active pixel sensor has a plurality of unit pixels comprised of three pixels, and each unit pixel is equipped with a photodiode having three polygonal structures, a floating diffusion shared by the three pixels, first to third transmission transistors arranged between each photodiode and the floating diffusion, a reset transistor connected to the floating diffusion, and a selection transistor and an amplifier transistor connected in series with the floating diffusion.例文帳に追加

三つのピクセルで構成された単位ピクセルを複数個備え、単位ピクセルそれぞれは、三つの六角形構造のフォトダイオード、三つのピクセルに共有されるフローティングディフュージョン、フォトダイオードそれぞれとフローティングディフュージョンとの間に配置される第１〜第３伝送トランジスタ、フローティングディフュージョンと連結されるリセットトランジスタ、及びフローティングディフュージョンと直列連結される選択トランジスタ及び増幅トランジスタを備える能動ピクセルセンサである。 - 特許庁

To suppress an off-current in a cell transistor even if the transistor has a designed size that allows a significant short channel effect to occur, and to suppress a leak current from a joint on the capacitor side diffusion layer of the cell transistor.例文帳に追加

短チャネル効果が顕著に現れるような設計寸法であったとしてもセルトランジスタのオフ電流を抑制することができ、さらにセルトランジスタのキャパシタ側拡散層の接合部におけるリーク電流を抑制できるようにする。 - 特許庁

The writing transistor WTr is used to write the data into the memory transistor and is a bipolar transistor where an impurity diffusion area 41 is an emitter area, a drain area 35 is a base area, and the channel body 39 is a collector area.例文帳に追加

書込トランジスタＷＴｒは、記憶トランジスタにデータを書込むために利用され、不純物拡散領域４１をエミッタ領域、ドレイン領域３５をベース領域、チャネルボディ３９をコレクタ領域とするバイポーラトランジスタである。 - 特許庁

The generating means 31 generates a first programmable transistor by eliminating an unnecessary diffusion area in the first hard macro transistor and/or unnecessary contacts and a second programmable transistor by eliminating an unnecessary diffusion area in the second hard macro transistor and/or unnecessary contacts when the potentials of the diffusion areas of the first and second hard macro transistors arranged adjacently based on circuit connection information are the same.例文帳に追加

生成手段３１は、回路接続情報に基づいて互いに隣接するように配置された第１及び第２のハードマクロ・トランジスタの拡散領域の電位が等しい場合には、第１のハードマクロ・トランジスタにおける不要な拡散領域及び／又は不要なコンタクトを削除した第１のプログラマブル・トランジスタを生成するとともに、第２のハードマクロ・トランジスタにおける不要な拡散領域及び／又は不要なコンタクトを削除した第２のプログラマブル・トランジスタを生成する。 - 特許庁

The semiconductor-on-insulator type transistor comprises (a) an insulating layer, (b) a semiconductor material layer on the insulating layer, (c) a transistor gate provided in the semiconductor material layer, and (d) a vertical, outer source/drain diffusion region and a vertical, inner diffusion-region, provided in the semiconductor material layer operationally adjacent to the transistor gate.例文帳に追加

セミコンダクタ・オン・インシュレータ型トランジスタは、ａ）絶縁層、ｂ）絶縁層上の半導体物質の層、ｃ）半導体物質層内に設けられたトランジスタゲート、ｄ）トランジスタゲートに動作上近接して半導体物質層内に設けられた上下方向外側ソース／ドレイン拡散領域及び上下方向内側拡散領域とからなる。 - 特許庁

In a horizontal bipolar transistor, containing thermally diffused impurities provided on the upper part of a base region, contains a semiconductor layer, and has a collector diffusion layer and an emitter diffusion layer juxtaposed, and a semiconductor device that has such a transistor, the semiconductor layer is laid down to further implant impurities, and then, subjected to heat treatment, to make a collector diffusion layer and an emitter diffusion layer.例文帳に追加

ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。 - 特許庁

The DMOS transistor is provided with a p-type diffusion region 3 formed on the first main surface, an n^+ diffusion region 5 formed on the first main surface within the p-type diffusion region 3, and a gate electrode 6 facing the p-type diffusion region 3 held between the n^+ diffusion region 5 and an n^- layer 1 through a gate insulation layer 12.例文帳に追加

このＤＭＯＳトランジスタは、第１主面に形成されたｐ型拡散領域３と、ｐ型拡散領域３内の第１主面に形成されたｎ^+拡散領域５と、ｎ^+拡散領域５とｎ^-層１との間に挟まれるｐ型拡散領域３にゲート絶縁層１２を介在して対向するゲート電極６とを有している。 - 特許庁