「diffusion transistor」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The magnetic memory of spin injection writing type comprises a memory cell 1 having a magnetoresistive effect element 3 whose one end is connected to a first node and a selective transistor 4 of which a first diffusion region is connected to the other end of the magnetoresistive effective element and the second diffusion region is connected to the second node.例文帳に追加

スピン注入書き込み型磁気記憶装置は、一端が第１ノードに接続される磁気抵抗効果素子３と、第１拡散領域が磁気抵抗効果素子の他端に接続され、第２拡散領域が第２ノードに接続される選択トランジスタ４とを有するメモリセル１を含む。 - 特許庁

At the time of connecting an n-type polycrystalline silicon film(storage node electrode) 12 through an n-type polycrystalline silicon film 15 to an n-type source/drain diffusion layer 23 of an MOS transistor, a WSiN layer 14 is interposed between the n-type polycrystalline silicon film 15 and the n-type source/drain diffusion layer 23.例文帳に追加

ｎ型多結晶シリコン膜（ストレージノード電極）１２をｎ型多結晶シリコン膜１５を介してＭＯＳトランジスタのｎ型ソース／ドレイン拡散層２３に接続させる際に、ｎ型多結晶シリコン膜１５とｎ型ソース／ドレイン拡散層２３との間にＷＳｉＮ層１４を介在させる。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 64 transferring charge generated by the photodiode 61 to a floating diffusion region 65 and a reset transistor 66 discharging charge in the floating diffusion region 65, are arranged.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１により生成された電荷を浮遊拡散領域６５に転送する転送ゲート６４と、浮遊拡散領域６５の電荷を排出するリセットトランジスタ６６とを少なくとも備える複数の単位画素５０が配列されている。 - 特許庁

When a base diffusion layer 12 for a bipolar type transistor 10 formed to the semiconductor device 1 is formed, acceleration energy and a dosage are changed to a prearranged region as a base diffusion layer 12 for an n-type epitaxial layer 13, and impurity ions are implanted at a plurality of times.例文帳に追加

半導体装置１に備わるバイポーラ型トランジスタ１０のベース拡散層１２を形成する際に、Ｎ型エピタキシャル層１３のベース拡散層１２となるべく予め定められる領域に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入する。 - 特許庁

The semiconductor device which is provided on a common semiconductor substrate 1, with a nonvolatile memory cell having a tunnel diffusion layer 24; a MOS transistor, having a low concentration layer for the impurity concentration lower than that of the drain region on the side of a tunnel part of the drain region; and an electrostatic discharge damage countermeasure transistor is manufactured.例文帳に追加

トンネル拡散層２４を有する不揮発性メモリセルと、ドレイン領域のチャネル部側に前記ドレイン領域よりも低不純物濃度の低濃度層を有するＭＯＳトランジスタと、静電破壊対策トランジスタとを、共通の半導体基板１上に備える半導体装置が製造される。 - 特許庁

To provide a semiconductor device having a low breakdown voltage transistor having a stable characteristic without diffusion of boron in a polycrystalline silicon film which becomes a gate electrode to a semiconductor substrate and a high breakdown voltage transistor, having a gate insulting film whose film thickness is controlled on the same substrate.例文帳に追加

ゲート電極となる多結晶シリコン膜中のボロンの半導体基板中への拡散がなく安定な特性を有する低耐圧トランジスタと、膜厚制御されたゲート絶縁膜を有する高耐圧トランジスタを同一基板上に持つ半導体装置を提供する。 - 特許庁

A semiconductor integrated circuit is equipped with a first transistor 2 which is provided with source contacts S1 and S2 and a first and a second resistor, 5 and 5, formed of diffusion layers between the source contacts S1 and S2 besides a gate G and a drain D and a second transistor 3 equipped with a gate, a drain, and a source.例文帳に追加

ゲートＧ，ドレインＤの他に、複数のソースコンタクトＳ１，Ｓ２およびこれらソースコンタクトＳ１，Ｓ２間の拡散層により形成される第１および第２の抵抗５を備えた第１のトランジスタ２と、ゲート，ドレインおよびソースを備えた第２のトランジスタ３とを有する。 - 特許庁

For the control of the threshold of the MOS transistor, phosphorus is used for DDD impurity layer formation, the phosphorus is diffused to a channel region as well at the time of the thermal diffusion of the DDD impurity layer, and the threshold control of the MOS transistor and the DDD impurity layer are both carried out in a single process.例文帳に追加

ＭＯＳトランジスタのしきい値制御の為に、ＤＤＤ不純物層形成にリンを用い、ＤＤＤ不純物層の熱拡散時にリンをチャネル領域にも拡散させ、ＭＯＳトランジスタのしきい値制御とＤＤＤ不純物層を一つの工程で兼ねる事が出来るようにする。 - 特許庁

This nonvolatile semiconductor storage device is equipped with: a semiconductor area; a cell transistor formed in the semiconductor area and provided with first and second diffusion layers, a charge accumulating layer and a control gate electrode; a bit line connected to the first diffusion layer; a source line connected to the second diffusion layer; and a control circuit for controlling the semiconductor area, bit line and source line.例文帳に追加

本発明の例に係る不揮発性半導体記憶装置は、半導体領域と、半導体領域内に形成され、第１及び第２拡散層、電荷蓄積層及びコントロールゲート電極を有するセルトランジスタと、第１拡散層に接続されるビット線と、第２拡散層に接続されるソース線と、半導体領域、ビット線、及び、ソース線を制御する制御回路とを備える。 - 特許庁

The ESD protection circuit 110 includes a bipolar transistor 121 comprising a first diffusion layer 115 of a first conductive type connected to a high potential power supply VDD, a second diffusion layer 114B of a second conductive type connected to a low potential power supply VSS, and a third diffusion layer 14A of the second conductive type connected to an input/output pad 101.例文帳に追加

本発明によるＥＳＤ保護回路１１０は、高電位電源ＶＤＤに接続される第１導電型の第１拡散層１１５と、低電位電源ＶＳＳに接続される第２導電型の第２拡散層１１４Ｂと、入出力パッド１０１に接続される第２導電型の第３拡散層１４Ａとによって形成されるバイポーラトランジスタ１２１を具備する。 - 特許庁

Since a P-type implantation layer 14 eliminates compensation, lateral diffusion is accelerated in the channel regions of the N-type source layer 11 and N-type drain layer 12 of a high breakdown strength transistor.例文帳に追加

このため、Ｐ型注入層１４によってコンペンセーションが生じなくなり、高耐圧トランジスタのＮ−型ソース層１１、Ｎ−型ドレイン層１２のチャネル領域における横方向の拡散が促進される。 - 特許庁

The cell transistor ST- side of the EEPROM is restrained in progress of oxidation, and an increase in the amount of a bird's beak due to oxidation and a short channel effect induced by excess diffusion of impurities can be restrained.例文帳に追加

一方、セルトランジスタＳＴ側では酸化の進行が抑えられ、後酸化によるバーズビーク量の増加や、不純物の過度の拡散によるショートチャネル効果を抑制することが可能な構成となっている。 - 特許庁

In a conventional method for acquiring parameters, since a model has been served assuming a transistor in which a p-well is extended to a channel and the lower part of a diffusion layer, the repeatability bas limits.例文帳に追加

従来のパラメータの取得方法は、それまでのチャネル及び拡散層下にまでｐウェルが形成されたトランジスタを想定したモデルをそのまま援用したものであるため、再現性に限度がある。 - 特許庁

With this structure, a channel region is efficiently arranged to suppress occurrence of parasitic currents in the P-type diffusion layer, thereby preventing fluctuation in on-resistance value of an N-channel MOS transistor 1.例文帳に追加

この構造により、効率的にチャネル領域が配置され、Ｐ型の拡散層での寄生電流の発生が抑制され、Ｎチャネル型ＭＯＳトランジスタ１のオン抵抗値の変動が防止される。 - 特許庁

Boron and phosphorus are injected into the drain diffusion region 20a of a PMOS transistor 20 with pouring rates of 3×1015/cm2 and 3×1014 to 1.5×1015/cm2 respectively.例文帳に追加

ＰＭＯＳトランジスタ２０のドレイン拡散領域２０ａには、ホウ素が３×１０^15個／ｃｍ^2の注入量で、及びリンが３×１０^14〜１．５×１０^15個／ｃｍ^2の注入量で注入されている。 - 特許庁

To provide a method for allowing verification of design based on the optimal design standard in quantitative consideration of a feature fluctuation amount of a transistor in order to prevent an influence of Diffusion rounding.例文帳に追加

Ｄｉｆｆｕｓｉｏｎラウンディングの影響を防ぐためにトランジスタの特性変動量を定量的に考慮した最適な設計基準に基づく設計の検証を可能とする方法の提供。 - 特許庁

A p-type diffusion layer 111a is formed on a surface part of the n-type epitaxial layer 104 being isolated from the p-type silicon substrate 101 and made a top gate of the junction field effect transistor 151.例文帳に追加

前記Ｐ型シリコン基板１０１から離れて前記Ｎ型エピタキシャル層１０４の表面部分にＰ型拡散層１１１ａを形成し、接合型電界効果トランジスタ１５１のトップゲートとする。 - 特許庁

The solid-state imaging device 100 further includes a controller 110 for turning OFF the switching transistor 114 in a transfer period during which the signal charge is transferred from the photodiode PD1 to the floating diffusion FD1.例文帳に追加

また、固体撮像装置１００は、さらに、フォトダイオードＰＤ１からフローティングディフュージョンＦＤ１に信号電荷を転送する転送期間においてスイッチトランジスタ１１４をオフする制御部１１０を備える。 - 特許庁

In this MOS transistor 21, after an LOCOS oxide film 28 and a gate electrode 35 are formed on an epitaxial layer 23, an N+ type diffusion region 31 as the drain lead-out region is formed.例文帳に追加

本発明のＭＯＳトランジスタ２１では、エピタキシャル層２３上にＬＯＣＯＳ酸化膜２８、ゲート電極３５を形成した後に、ドレイン取り出し領域であるＮ＋型の拡散領域３１を形成する。 - 特許庁

Phosphorus and boron are injected into the drain diffusion region 22a of an NMOS transistor 22 with pouring rates of 6×1015/cm2 and 6×1014 to 3×1015/cm2 respectively.例文帳に追加

ＮＭＯＳトランジスタ２２のドレイン拡散領域２２ａには、リンが６×１０^15個／ｃｍ^2の注入量で、及びホウ素が６×１０^14〜３×１０^15個／ｃｍ^2の注入量で注入されている。 - 特許庁

To improve MOS transistor characteristic by finding an ion implantation condition which retrieves concentration of the electric field on an LDD diffusion layer while suppressing threshold voltage (Vth) increase and drive current (Ids) drop.例文帳に追加

しきい値電圧（Ｖth）の増加、駆動電流（Ｉds）の低下を抑えつつ、ＬＤＤ拡散層の電界集中を緩和するイオン注入条件を見出し、ＭＯＳトランジスタ特性の向上を図る。 - 特許庁

To prevent dispersion in the threshold voltage of an MOS transistor which is to be caused by outward diffusion of impurities in polycrystalline silicon, generated in the manufacturing process of a semiconductor device having a CMOS structure.例文帳に追加

ＣＭＯＳ構造の半導体装置の製造工程において生じる、多結晶シリコン中の不純物の外方拡散が要因とされるＭＯＳトランジスタでのしきい値電圧のばらつきを防止する。 - 特許庁

To provide a nonvolatile storage device with self-aligningly formed wiring for connecting an upper electrode of a ferroelectric capacitor with a diffusion layer of a cell transistor, and to provide a method of manufacturing the same.例文帳に追加

強誘電体キャパシタの上部電極とセルトランジスタの拡散層を接続するための配線が、自己整合的に形成された不揮発性記憶装置およびその製造方法を提供する。 - 特許庁

Mixing and diffusion of moisture into the oxide semiconductor film 20 is minimized by the first inorganic insulating film 52 which has an excellent barrier property against oxygen and moisture, and reliability of a thin film transistor 1 is improved.例文帳に追加

酸素や水分などに対するバリア性の高い第１無機絶縁膜５１により、酸化物半導体膜２０への水分の混入や拡散を抑え、薄膜トランジスタ１の信頼性を向上させる。 - 特許庁

As a result, the N+ type diffusion region 31 can be formed without taking into consideration the deviation of the mask, and the MOS transistor 21 wherein a desired characteristic like a withstanding voltage characteristic is obtained can be formed.例文帳に追加

そのことで、マスクずれを考慮することなくＮ＋型の拡散領域３１を形成でき、耐圧特性等の所望の特性を実現したＭＯＳトランジスタ２１を形成することができる。 - 特許庁

The dummy gate pattern 13 is cut at a predetermined position in the gate width direction in the upper part of the diffusion layer 10, and performs a high-speed operation of the MOS transistor by reducing a resistance right beneath a cut portion 13a.例文帳に追加

ダミーゲートパターン１３は、拡散層１０の上部におけるゲート幅方向の所定位置で切断され、切断部１３ａの直下で抵抗を低減して高速なＭＯＳトランジスタの動作を実現する。 - 特許庁

To prevent the generation of a carrier (electron) movement reduction phenomenon, which is generated due to the diffusion of In atoms, contained in an i-InGaAs channel layer, to the sides of n-AlGaAs carrier supply layers in a field effect transistor (FET).例文帳に追加

電界効果トランジスタにおけるｉ−ＩｎＧａＡｓチャネル層中のＩｎ原子がｎ−ＡｌＧａＡｓキャリア供給層側へ拡散することによるキャリア（電子）移動度低下の現象を防止する。 - 特許庁

At a logic part A2 and an I/O part A3, a high dielectric-constant film 7 on a diffusion area 12b of the MIS transistor is removed and a silicide layer 14 with low resistance is formed on its surface.例文帳に追加

論理部Ａ２およびＩ／Ｏ部Ａ３では、ＭＩＳトランジスタの拡散領域１２ｂ上の高誘電率絶縁膜７を除去して、その表面に低抵抗のシリサイド層１４を形成する。 - 特許庁

To prevent reduction in carrier (electron) mobility, due to diffusion of In atoms in an i-InGaAs channel layer into n-AlGaAs carrier source layers, in a field effect transistor.例文帳に追加

電界効果トランジスタにおけるｉ−ＩｎＧａＡｓチャネル層中のＩｎ原子がｎ−ＡｌＧａＡｓキャリア供給層側へ拡散することによるキャリア（電子）移動度低下の現象を防止する。 - 特許庁

The carrier capture region formed in the high power supply voltage circuit section is formed by the same diffusion layer as the source or drain of the MOS-type transistor formed at the high supply voltage circuit section.例文帳に追加

また、高電源電圧回路部内に形成されたキャリア捕獲領域は、高電源電圧回路部に形成されたＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成した。 - 特許庁

Additionally, in a gate implantation, although not only the channel of the transistor, but also a region where the diffusion layer is formed in the periphery of the channel is ion-implanted, the effect of its ion implantation is not considered at all.例文帳に追加

また、ゲート注入では、トランジスタのチャネルだけでなく、その周囲の拡散層が形成される予定の領域にもイオンが注入されるが、そのイオン注入の影響が全く考慮されていない。 - 特許庁

An imaging apparatus reads and amplifies a surplus signal corresponding to surplus charge overflowing from a photo diode to a floating diffusion while a transfer transistor is turned off, for each pixel of a pixel array.例文帳に追加

撮像装置は、画素配列の各画素において転送トランジスタがオフした状態でフォトダイオードからフローティングディフュージョンにあふれ出た余剰電荷に応じた余剰信号を読み出して増幅する。 - 特許庁

The majority carrier capturing region and the minority carrier capturing region are formed of the same diffusion layer as that in the source or drain region of the MOS transistor formed in the high power supply voltage circuit section.例文帳に追加

また、多数キャリア捕獲領域および少数キャリア捕獲領域は、高電源電圧回路部に形成されたＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成した。 - 特許庁

The field effect transistor has a WN/Al drain electrode Schottky-joined to a GaN channel layer 104 via an n^+ region (diffusion region) 112 below the drain electrode 109.例文帳に追加

この電界効果型トランジスタによれば、ＷＮ/Ａｌドレイン電極１０９がドレイン電極１０９の下のｎ^＋型領域(拡散領域)１１２を介してＧａＮチャネル層１０４にショットキー接合されている。 - 特許庁

To provide a method for manufacturing a semiconductor device in which, related to an MOS field effect transistor comprising a gate sidewall structure, a source/drain diffusion layer is formed very thin to suppress short- channel effect.例文帳に追加

ゲート側壁構造を有するＭＯＳ電界効果トランジスタにおいて、ソース−ドレイン拡散層を極めて浅く形成しショートチャネル効果を抑制できる半導体装置の製造方法を提供する。 - 特許庁

To provide a thin-film transistor at a low cost which can restrain diffusion of impurities from a glass substrate to a semiconductor layer, and improve transistor characteristics, in particular the threshold voltage characteristic, a manufacturing method of the thin-film transistor, a transmission type liquid crystal display device capable of improving transmittance, and a manufacturing method of the liquid crystal display device.例文帳に追加

ガラス基板から半導体層への不純物の拡散を抑制し、トランジスタ特性、特にしきい値電圧特性を改善できる低コストの薄膜トランジスタ及びこの薄膜トランジスタの製造方法を提供すること、及び、透過率を向上することが可能な透過型の液晶表示装置及びこの液晶表示装置の製造方法を提供することを目的とする。 - 特許庁

The reset transistor comprises a floating diffusion region for detecting charges, a junction region for discharging the charges, a gate for controlling transfer of charges from the floating diffusion region to the junction region by receiving a reset signal, and a potential well integrated with the lower portion of the gate.例文帳に追加

本発明のリセットトランジスタは、電荷を検出するフローティング拡散領域と、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備えることを特徴とする。 - 特許庁

The concentration of a low concentration N-type diffusion layer 14 of a drain electrode 26 that affects the characteristics of N channel high voltage MOS transistor 10 can be increased 50% by generating an overlapping region 36 at the border portion between a gate electrode 22 and the low concentration of N-type diffusion layer 14.例文帳に追加

ゲート電極２２と、ドレイン電極２６の低濃度Ｎ型拡散層１４との境界部分にオーバーラップ領域３６を設けることで、上記Ｎチャンネル高耐圧ＭＯＳトランジシタ１０の所謂トランジスタ特性に影響のある低濃度Ｎ型拡散層１４の濃度を約５０％増加することができる。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 62 transferring charge accumulated in the photodiode 61 to a floating diffusion region 63 and a reset transistor 64 resetting charge in the floating diffusion region 63, are arranged in a matrix in a plane.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１に蓄積された電荷を浮遊拡散領域６３に転送する転送ゲート６２と、浮遊拡散領域６３の電荷をリセットするリセットトランジスタ６４とを少なくとも備える複数の単位画素５０が２次元に配列されている。 - 特許庁

At an LDMOS transistor part, a field oxide film 24d is also formed in a drain-forming region and a channel-forming region, a channel diffusion layer 38 is formed using the field oxide film 24d as a mask, and then a source diffusion layer 40a is farmed using the field oxide film 24d as a mask.例文帳に追加

ＬＤＭＯＳトランジスタ部では、ドレイン形成予定領域及びチャネル形成予定領域にもフィールド酸化膜２４ｄを形成しておき、そのフィールド酸化膜２４ｄをマスクとしてチャネル用拡散層３８を形成し、さらにそのフィールド酸化膜２４ｄをマスクとしてソース拡散層４０ａを形成する。 - 特許庁

To provide an active matrix type light emitting device that can reduce reflection of light caused while the light is guided out of the light emitting device and sufficiently stop impurity diffusion from a substrate to a transistor.例文帳に追加

発光装置外部へ発光を取り出す課程で生じる発光の反射を低減すると共に、基板からトランジスタへの不純物拡散も十分に阻止できるようなアクティブマトリクス型の発光装置を提供すること。 - 特許庁

In the MOS transistor, constituting a semiconductor device, bird's beak insulating films 4 having film thicknesses larger than that of a gate insulating film 2, are formed in regions where the end sections of a gate electrode 3 overlap source/drain diffusion layers 5 under the end sections.例文帳に追加

半導体装置を構成するＭＯＳトランジスタにおいて、ゲート電極３の端部でソース・ドレイン拡散層５とオーバラップする領域にゲート絶縁膜２よりも膜厚の厚いバーズビーク絶縁膜４が形成される。 - 特許庁

One end 51 of the first P-type diffusion resistor 41 is connected to a drain of the second N-channel-type MOS transistor 31, and its other end is electrically connected to a second external terminal 402 and the first N-type well 8b.例文帳に追加

第１Ｐ型拡散抵抗４１の一端５１は、第２Ｎチャネル型ＭＯＳトランジスタ３１のドレインに接続され、他端は第２外部端子４０２と第１Ｎ型ウェル８ｂとに電気的に接続される。 - 特許庁