「diffusion-type」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

Therefore, there are no parasitic junction FETs in an epitaxial layer 33, set to be the drain region of a lower region in a P- type diffusion region 46.例文帳に追加

そのことで、Ｐ−型の拡散領域４６下部領域のドレイン領域となるエピタキシャル層３３には、寄生ジャンクションＦＥＴが無くなる。 - 特許庁

The periphery of the diffusion resistor 14 is surrounded by an n-type BR1 having a concentration higher than that of the region 13.例文帳に追加

そして、この拡散抵抗１４の周囲を、ｎ型半導体領域１３よりも濃度の高いｎ型半導体ＢＲ１により囲繞する。 - 特許庁

Therefore, there are no parasitic junction FETs in an epitaxial layer 33 set to be the drain region of a lower region in a P- type diffusion region 44.例文帳に追加

そのことで、Ｐ−型の拡散領域４４下部領域のドレイン領域となるエピタキシャル層３３には、寄生ジャンクションＦＥＴが無くなる。 - 特許庁

The second conductivity type layer is provided between the light-emitting layer and the second electrode and includes a current diffusion layer and a second contact layer.例文帳に追加

前記第２導電形層は、前記発光層と前記第２電極との間に設けられ、電流拡散層および第２コンタクト層を有する。 - 特許庁

To provide a white diffusion plate which can be observed in white in a desired observation area and a reflection type liquid crystal display device which uses it as a reflecting plate.例文帳に追加

所望の観察領域で白色に観察可能な白色拡散板とそれを反射板として用いた反射型液晶表示装置。 - 特許庁

The first well is connected to a pad, to which an external pin is connected, and provided with a first conductivity-type diffusion region that receives a well bias voltage.例文帳に追加

第１ウェルは、外部ピンが連結されるパッドに連結され、ウェルバイアス電圧を受信する第１導電型拡散領域を備える。 - 特許庁

If the n-type impurity is subsequently doped, the stress-caused enhanced diffusion does not take place, and a projection is not formed at a junction interface.例文帳に追加

その後にＮ型不純物を添加すれば応力起因の増速拡散は発生することはなく、接合界面の突起は発生しない。 - 特許庁

To provide a semiconductor device, capable of preventing diffusion of In to the surface of an N-type ohmic electrode, and to provide a method of manufacturing the semiconductor device.例文帳に追加

N型オーミック電極の表面へのInの拡散を抑制できる半導体装置及び半導体装置の製造方法を提供すること。 - 特許庁

To reduce the degradation in image quality in composite type halftone processing for switching error diffusion processing and dither processing corresponding to a gradation part.例文帳に追加

階調区間に応じて誤差拡散処理とディザ処理を切り換える複合型中間調処理における画像品質の劣化を低減する。 - 特許庁

An element separation layer 2 and n+diffusion layer 5 are formed on a surface of p-type semiconductor substrate 1, and an interlayer insulation film 7 is deposited on the same.例文帳に追加

ｐ型の半導体基板１表面に素子分離層２及びｎ^+拡散層５を形成し、その上に層間絶縁膜７を堆積する。 - 特許庁

An impurity diffusion preventing film 36 is provided on a part of the surface of a first group III nitride semiconductor region 28 containing a p-type impurity.例文帳に追加

ｐ型の不純物を含む第１のIII族窒化物半導体領域２８の表面の一部に不純物拡散防止膜３６を備えている。 - 特許庁

An SiGe alloy layer 6 is formed on the active region 2a, and an Si film 7 and an n-type diffusion layer 13 are formed thereon.例文帳に追加

活性領域２ａ上にはＳｉＧｅ合金層６を形成し、この上にはＳｉ膜７およびｎ型拡散層１３を形成する。 - 特許庁

To provide an error diffusion calculating device that is suitable for a data drive type information processing unit that is characterized in high-speed arithmetic processing by parallel processing.例文帳に追加

並列処理による高速演算処理が特徴のデータ駆動型情報処理装置に適した誤差拡散処理装置を提供する。 - 特許庁

The dimming display part displays a focus detection area in a finder field by superimposing it on a subject image by using the diffusion type liquid crystal.例文帳に追加

減光表示部は、拡散型液晶を用いて、被写界像に重ね合わせて焦点検出領域をファインダ視野内に表示できる。 - 特許庁

The scatter type reflecting film of the automatic oblique array has a reflecting metal layer 114 and an internal diffusion layer 115 having the swell part structure 113.例文帳に追加

自動傾斜配列の散乱式反射素子は反射金属層１１４と、隆起部構造１１３を有する内拡散層１１５とを有する。 - 特許庁

By the subsequent heat treatment, the P-type impurities are introduced from the solid diffusion source film 5 at the boundary part of the pixel part with an element isolation insulating film 9.例文帳に追加

その後の熱処理により、素子分離絶縁膜９と画素部の境界部に固体拡散源膜５からＰ型不純物を導入する。 - 特許庁

To provide a membrane type air diffusion device which can prevent the backflow of the liquid to be treated in the circumference even in a state where air feed is stopped.例文帳に追加

送気を停止する状態においても、周囲の被処理液が逆流することを防止できるメンブレン式散気装置を提供する。 - 特許庁

An operation part 39 adds the ΔΣ modulation data ID to the compensating data Qt and outputs the added result as time-integration effect use type error diffusion data OUT.例文帳に追加

演算部３９は、ΔΣ変調データIDと補填用データQtとを加算し、時間積分効果利用型誤差拡散データOUTとして出力する。 - 特許庁

The segregation coefficients of the impurities are brought so as to be 0.9 or smaller, and the P^+ type diffusion layer 4 is made to coagulate from the inside of the silicon board 1.例文帳に追加

次に、不純物の偏析係数が０．９以下となるようにして、Ｐ^＋型拡散層４をシリコン基板１の内部側から凝固させる。 - 特許庁

Second conductive type deep body diffusion is performed, by which the deep body region is formed in an epitaxial region between the sidewall spacers.例文帳に追加

第２の導電型の深いボディ拡散を実行することにより、側壁スペーサ間のエピタキシャル領域内に深いボディ領域が形成される。 - 特許庁

To provide a cylinder injection type spark ignition internal combustion engine provided with a mechanism inhibiting diffusion of flammable air fuel mixture formed near a cavity.例文帳に追加

キャビティ近傍に形成された可燃混合気の拡散を抑制する機構を備えた筒内噴射式火花点火内燃機関を提供する。 - 特許庁

An ESD protection diode is constructed by forming an n+ buried diffusion layer 8 on an N type silicon substrate and also forming an epitaxial layer 9 thereon.例文帳に追加

Ｎ型シリコン基板上にｎ＋埋込拡散層８を設けるとともに、この上にエピタキシャル層９を設け、静電保護ダイオードを構成する。 - 特許庁

GaN SURFACE-EMITTING LASER DIODE HAVING SPACER FOR EFFECTIVE DIFFUSION OF HOLES BETWEEN P-TYPE ELECTRODE AND ACTIVE LAYER, AND ITS MANUFACTURING METHOD例文帳に追加

Ｐ型電極と活性層との間に効果的な正孔拡散のためのスペーサを備えるＧａＮ面発光レーザダイオードおよびその製造方法 - 特許庁

Since the spacer layer 7 absorbs impurities diffused from the p-type clad layer 8, impurity diffusion to the optical guide layer 6 is prevented.例文帳に追加

このスペーサ層７がｐ型クラッド層８から拡散してくる不純物を吸収するので、光ガイド層６への不純物拡散が防止できる。 - 特許庁

The photoelectric conversion device has a silicon substrate 1 having a light receiving surface, an n-type diffusion layer 5, and electrodes formed on the light receiving surface.例文帳に追加

光電変換装置は、受光面を有するシリコン基板１およびｎ型拡散層５と受光面に形成された電極とを備える。 - 特許庁

Diffusion regions 8, 10 and 12 constituting respectively the drain of the read transistor and the drain and source of the amplifying transistor have the second conductivity type.例文帳に追加

読み出しトランジスタのドレイン、増幅トランジスタのドレイン及びソースの各々を構成する拡散領域８、１０、１２は、第２導電型を有する。 - 特許庁

With this structure, a transfer route of the charge from the n-type diffusion region 17 to the channel is not narrowed by a surface shield region 18.例文帳に追加

この構造により、Ｎ型拡散領域１７からチャネルへの電荷の転送経路を、表面シールド領域１８が狭めることが無くなる。 - 特許庁

To improve the resistance to NBTI (negative bias temperature instability) of a p-type MIS transistor by preventing over-diffusion of fluorine injected into a semiconductor substrate.例文帳に追加

半導体基板に注入したフッ素のアウトディフュージョンを防ぐことにより、ｐ型ＭＩＳトランジスタのＮＢＴＩ耐性を向上させる。 - 特許庁

To provide novel formulations with a long life which is packaged in piezoelectric-type fragrance diffusers, and are improved of the qualities of diffusion and the olfactory quality.例文帳に追加

拡散の質及び嗅覚的品質が改善された、圧電型香料拡散器に実装された、超寿命の新規な製剤を提供する。 - 特許庁

To prevent matching displacement of a bit line contact isolation region from a bit line diffusion layer in a bit line backing region of a virtual ground type memory cell array.例文帳に追加

仮想接地式メモリセルアレイのビット線裏打ち領域において、ビット線コンタクト分離領域とビット線拡散層との合わせズレを防ぐ。 - 特許庁

The semiconductor device 20 has an internal circuit 1 including an NMOS transistor 31, and an electrostatic protection circuit including a protection element 41 having a p-type well diffusion region 11 and a pair of n-type regions 12a and 12b opposed to each other at a predetermined mutual interval in the p-type well diffusion region 11.例文帳に追加

この半導体装置２０は、ＮＭＯＳトランジスタ３１を含む内部回路１と、ｐ型ウェル拡散領域１１と、そのｐ型ウェル拡散領域１１内において互いに所定の間隔を隔てて対向する一対のｎ型領域１２ａおよび１２ｂとを有する保護素子４１を含む静電気保護回路２とを備えている。 - 特許庁

With an MOS type capacitor employed as a variable capacity element, a second conductive type diffusion region 15 is provided which covers a first conductive type high-concentration diffusion region 3 constituting a substrate electrode except for the vicinity of the end of a gate insulating film 5, so that a variable resistor is formed within the substrate electrode to enhance the capacitor change coefficient.例文帳に追加

可変容量素子をＭＯＳ型コンデンサとし、基板電極を構成する第１導電形の高濃度拡散領域３の周囲のうち、ゲート絶縁膜５の端付近以外を被う第２導電形の拡散領域１５を設けることにより、基板電極内に可変抵抗部分を形成して、容量変化率を助長する。 - 特許庁

This compound sensor includes a UV sensor part including a PN junction area provided within an SOI layer layered on an embedded oxide film on a semiconductor substrate, and an IR sensor part including an N-type low-density diffusion area provided in the SOI layer, and an N-type high-density diffusion area provided within the semiconductor substrate opposedly to the low-density diffusion area.例文帳に追加

半導体基板上の埋め込み酸化膜上に積層されたＳＯＩ層内に設けられたＰＮ接合領域を含むＵＶセンサ部と、前記ＳＯＩ層に設けられたＮ型の低濃度拡散領域及び前記低濃度拡散領域に対向して前記半導体基板内に設けられたＮ型の高濃度拡散領域を含むＩＲセンサ部とを有している。 - 特許庁

Since the n type impurity layer obstructs the advance of diffusion of the channel layer, the depth of the channel layer can be controlled correctly by forming the n type impurity layer in the position where the desired depth of the channel layer is obtained.例文帳に追加

ｎ型不純物層は、チャネル層の拡散の進行を阻むため、所望のチャネル層深さが得られる位置にｎ型不純物層を形成することによりチャネル層深さを正確に制御できる。 - 特許庁

Thus, outer diffusion in the part which is brought into contact with the source electrode 10 can be reduced in the n+-type source regions 4 and the contact resistance of the n+-type source regions 4 can be prevented from becoming high.例文帳に追加

これにより、ｎ^+ 型ソース領域４のうち、ソース電極１０と接触する部分における外部拡散を少なくでき、ｎ^+ 型ソース領域４のコンタクト抵抗が高くならないようにできる。 - 特許庁

The well 2 is connected to a power source terminal Vcc, at a position not shown in the Fig. by an n-type diffusion layer 7 formed on the surface, with a p-type well 3 which is shallower than the well 2 formed on the surface.例文帳に追加

ウエル2は表面に形成されたn型の拡散層7により、図示しない位置において電源端子Vccへ接続され、表面には、ウエル2よりも深さが浅いp型のウエル3が形成されている。 - 特許庁

To provide a light diffusion plate capable of further improving the luminance in the front direction when being used for a direct type back light device, and to provide a direct type back light device provided with the light diffusing plate.例文帳に追加

直下型バックライト装置に用いた際に、正面方向の輝度をより一層向上できる光拡散板、および、この光拡散板を備える直下型バックライト装置を提供すること。 - 特許庁

To provide a method for manufacturing a semiconductor device that can form the diffusion layer of N-type and P-type MOS transistors using a shallow junction so that resistance becomes low without increasing the number of processes.例文帳に追加

Ｎ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの拡散層を工程数を増加させることなく浅い接合で抵抗を低く形成することができる半導体装置の製造方法を提供する。 - 特許庁

The light emission layer portion 24 is formed by metal organic chemical vapor deposition, and the current diffusion layer 7 whose conductivity type is n-type is formed on the light emission layer portion 24 by hydride vapor-phase deposition.例文帳に追加

発光層部２４は有機金属気相成長法により形成し、該発光層部２４の上に導電型がｎ型とされる電流拡散層７をハイドライド気相成長法により形成する。 - 特許庁

An n^+-type high concentration layer 5 forming a Schottky interface between the high concentration layer 5 and the Schottky electrode 3 is provided in a region sandwiched by the p-type diffusion layer 2 in a front layer of the semiconductor substrate 1.例文帳に追加

半導体基板１の表層部において、Ｐ型拡散層２に挟まれた領域には、ショットキ電極３との間にショットキ界面を形成するＮ^+型高濃度層５が設けられている。 - 特許庁

The light emitting diode comprises a p-type nitride semiconductor layer (3), an active layer (4), an n-type nitride semiconductor layer (5) and a current diffusion layer (6) which are arranged on a silicon support substrate (1) through a buffer layer (2).例文帳に追加

発光ダイオードはシリコン支持基板（１）の上にバッファ層（２）を介して配置されたｐ型窒化物半導体層（３）、活性層（４）、ｎ型窒化物半導体層（５）及び電流拡散層（６）を有する。 - 特許庁

The n-type impurity region has an impurity concentration higher than that of the channel region and back gate region and receives little influence of diffusion of a p-type impurity from the gate region and back gate region.例文帳に追加

ｎ型不純物領域はチャネル領域およびバックゲート領域より不純物濃度が高く、ゲート領域およびバックゲート領域からのｐ型不純物の拡散の影響をほとんど受けない。 - 特許庁

On a p-type silicon substrate 12, a projected part 13 is formed, and there is formed a pair of n-type diffusion regions 14a and 14b functioning as a source or a drain are formed in such a manner as to pinch the projected part 13.例文帳に追加

ｐ型のシリコン基板１２には、凸部１３が形成されており、凸部１３を挟むようにソース又はドレインとして機能する一対のｎ型の拡散領域１４ａ，１４ｂが形成されている。 - 特許庁

Since the trench 22 is narrow, the area can be made to be significantly reduced, as compared when the n+ type source region 104 is connected to the p+ type silicon substrate 101 through a deep diffusion layer.例文帳に追加

トレンチ溝２２の幅が狭いので、深い拡散層を通じてｎ＋型ソース領域１０４とｐ＋型シリコン基板１０１を接続する場合に比べて、大幅に面積を縮小することができる。 - 特許庁

Gates 30a and 31a of the amplification transistor 30 and the address transistor 31 are formed between the n-type diffusion layers 26 which are arranged at predetermined intervals on the surface of the p-type well 24.例文帳に追加

増幅トランジスタ３０及びアドレストランジスタ３１のゲート３０ａ及び３１ａは、ｐ型ウェル２４の表面上で所定間隔がおかれて配置されたｎ型拡散層２６の間に形成される。 - 特許庁