「interconnection」に関連した英語例文の一覧と使い方(16ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > interconnectionの意味・解説 > interconnectionに関連した英語例文

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

意味

例文 (999件)

類語

共起表現

interconnectionを含む例文一覧と使い方

該当件数 : 2610件

＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 52 53 次へ＞

例文

On an interlayer insulation film 14, a second electrode interconnection 20 is so formed as to be extended in a prescribed direction Y crossing the extended direction of the first electrode interconnection 12.例文帳に追加

層間絶縁膜１４上において第１電極配線１２の伸長方向と交差する所定方向Ｙに伸長するように第２電極配線２０が設けられている。 - 特許庁

The first interconnection disposed between the adjacent memory cell arrays is shared by memory cells above and below the first interconnection, and the vertically-overlapping first interconnections are connected to each other.例文帳に追加

隣接するメモリセルアレイ間に配置された第１の配線は、その上下のメモリセルで共有され、上下に重なる第１の配線同士が互いに接続されていることを特徴とする。 - 特許庁

To provide a multilayer interconnection board capable of receiving signals without being affected by reflection signals to be generated because of having a stub, and to provide a method of manufacturing the multilayer interconnection board.例文帳に追加

スタブを有するために発生する反射信号の影響を受けずに信号を受信することができる多層配線基板及び多層配線基板の製造方法を提供すること - 特許庁

The seal ring is arranged in the interconnection dielectric layers between the trench and the integrated circuit, and the remaining portion of the interconnection dielectric layers is arranged between the trench and the edge of the die.例文帳に追加

シール・リングは、相互接続誘電体層内で、かつトレンチと集積回路の間に配置され、相互接続誘電体層の残部はトレンチとダイの縁部との間に配置される。 - 特許庁

例文

To provide an interconnection structure and an interconnection method which are capable of electrically connecting a flexible printed circuit board and a wiring board at an arbitrary angle, at less cost, and in high reliability.例文帳に追加

フレキシブルプリント基板と配線基板とを任意の角度で、かつ安価で信頼性の高い電気的な接続することができる相互接続構造、及び相互接続方法を提供する。 - 特許庁

例文

A bit line BL of a tungsten film, for example, and a first layer interconnection are then buried in the interconnection trenches 18 having an interval limited by the side wall spacer 19.例文帳に追加

サイドウォールスペーサ１９でその間隔が狭められた配線溝１８内に、たとえばタングステン膜からなるビット線ＢＬおよび第１層配線を配線溝１８に埋め込んで形成する。 - 特許庁

The carbonaceous thin film is formed on the surface of the substrate, and has a film main body containing a C-C component formed by the interconnection of carbon and an SiC component formed by the interconnection of carbon and silicon.例文帳に追加

炭素質薄膜は、基材の表面に形成され、炭素同士が結合したＣ−Ｃ成分及び炭素とシリコンとが結合したＳｉＣ成分を含む膜本体を備えている。 - 特許庁

The elastomer layer is disposed in close proximity to the interconnection substrate, and thereby the electric terminal extends through the opening of the interconnection substrate, and further extends through the opening of the elastomer layer.例文帳に追加

エラストマ層は相互接続基板に近接して配置され、これにより、電気端子は相互接続基板の開口を通じて延在し、且つエラストマ層の開口を通じてさらに延在する。 - 特許庁

The lower electrode 108b is fabricated simultaneously with the first line 108a of multiplayer interconnection and the upper electrode 118b is fabricated simultaneously with the second line 118a of multiplayer interconnection.例文帳に追加

下部電極１０８ｂは、多層配線の第１配線ライン１０８ａと同時に製造し、上部電極１１８ｂは、多層配線の第２配線ライン１１８ａと同時に製造する。 - 特許庁

例文

The silicide layer 6 prevents diffusion of Cu from the Cu interconnection M1 and enhances adhesion between the Cu interconnection M1 and an overlying silicon nitride film 7.例文帳に追加

このシリサイド層６によって、Ｃｕ配線Ｍ_1 からのＣｕの拡散を防ぎ、また、Ｃｕ配線Ｍ_1 とＣｕ配線Ｍ_1 の上層に形成される窒化シリコン膜７との接着性を向上させる。 - 特許庁

例文

A semiconductor device 200 includes an electric fuse 100, and a first large-area interconnection 116 and a second large-area interconnection 126 for applying a voltage to the electric fuse 100.例文帳に追加

半導体装置２００は、電気ヒューズ１００と、電気ヒューズ１００に電圧を印加するための第１の大面積配線１１６および第２の大面積配線１２６とを含む。 - 特許庁

A general-purpose multi-chip interconnection system 10 comprises a main board, general-purpose chip carriers 20, bridge interconnection connectors 30, and power supply connectors 50.例文帳に追加

本発明による汎用マルチチップ相互連結システム１０は、主基板１５と、複数の汎用チップ担体２０と、複数のブリッジ相互連結コネクタ３０と、複数の電源コネクタ５０とを含む。 - 特許庁

The pin configuration changing resister, when a memory interconnected with a base chip is changed, stores a pin-interconnection assignment value for deciding order of interconnection of a plurality of pins according as a memory type.例文帳に追加

ピン構成変更レジスタは、ベースチップに連結されるメモリが変更される場合、メモリタイプにしたがって複数のピンの連結順序を決定するピン連結割当て値を保存する。 - 特許庁

To form interconnection which passes through a diffusion barrier, an etching stop, and a dielectric material for electrical interconnection of a device in a dual damascene structure comprising vias, trenches, and a semiconductor device 300.例文帳に追加

ビア、トレンチ、及び半導体デバイス(300)のデュアルダマシン構造における電気的なデバイスの相互接続用の拡散バリア、エッチング停止、及び誘電体物質を通る相互接続を形成すること - 特許庁

To provide a highly reliable multilayer wiring board by protecting an interconnection having a narrow line width out of the interconnection patterns from a moisture penetration to improve the moisture resistance.例文帳に追加

配線パターンのうちの線幅の小さい配線を外部からの水分の浸入から保護し、湿度に対する耐性を改良することにより、より信頼性の高い多層配線板を提供する。 - 特許庁

To prevent voids from occurring in a wiring and a plug when a multilayer interconnection structure is formed by forming the wiring and the plug using a groove interconnection method in a manufacturing process of a semiconductor device.例文帳に追加

半導体装置の製造工程において、溝配線法により配線やプラグを形成し、多層配線構造を形成する場合に、配線やプラグにボイドが生じることを防止する。 - 特許庁

Widths of the power supply interconnections 101, 102 for the macro cell are set to that of the interconnection required for supplying the power supply current to the macro cell 100 with the use of only the interconnection.例文帳に追加

マクロセル用電源配線１０１、１０２の幅は、当該配線だけを用いてマクロセル１００に電源電流を供給するために必要とされる配線幅より細く設定される。 - 特許庁

Similarly in the case that an interconnection communication request is made on the way of the off-line state, the off-line state is forcibly stopped and the interconnection communication request is accepted.例文帳に追加

同様に、オフライン状態の途中で相互接続通信要求がなされた場合、そのオフライン状態が強制的に中止されその相互接続通信要求が受付けられる。 - 特許庁

A sealing unit 6S has a portion opposed to the substrate SB1 with the first interconnection 13 therebetween, and surrounds the second interconnection 3 and the acceleration sensing unit EL on the substrate SB1.例文帳に追加

封止部６Ｓは、基板ＳＢ１との間に第１の配線１３を挟む部分を有し、基板ＳＢ１上において第２の配線３および加速度検出部ＥＬを囲んでいる。 - 特許庁

To provide a method for forming an interconnection which can form the interconnection selectively on a substrate irrespective of the size of the substrate, further can save resources in materials for forming the interconnection, can realize micro-interconnections, and can realize reduction in manufacturing cost due to reduction in the number of manufacturing steps.例文帳に追加

基体の大きさによらず、基体上に配線を選択的に形成することができ、また、配線の形成における材料の省資源化、微細配線の実現及び製造工程数の削減による製造コストの削減を実現できる配線の形成方法を提供する。 - 特許庁

A first layer metal interconnection 49, a second layer metal interconnetion 50, and a third layer metal interconnection 52 are laminated on the upper surface of the source/drain heavily-doped region 48, and neither a contact hole nor a via hole is used for the connection from the source/drain heavily-doped region 48 to the third metal interconnection.例文帳に追加

ソース・ドレイン高濃度領域４８の上表面には第１層目の金属配線４９と第２層目の金属配線５０と第３層目の金属配線５２が積層され、ソース・ドレイン高濃度領域４８から第３金属配線までの接続にコンタクトホールやビアホールなどを利用していない。 - 特許庁

To provide an interconnection architecture for selling a computer system provided with a switched or ring topology interconnection fabric that can evolve into a point-to-point interconnection fabric as the computer system is expanded and also supporting high and low end computer systems with a single design.例文帳に追加

コンピュータシステムが拡張されるとポイント・ツー・ポイント相互接続ファブリックに移行することができるスイッチ型またはリング相互接続ファブリックを有するコンピュータシステムを販売することができ、単一設計でハイおよびローエンドコンピュータシステムをサポートすることができる、相互接続アーキテクチャを提供する。 - 特許庁

The semiconductor device has an interconnection region 100 comprising a second interconnection part 10 for evaluating electromigration test provided in a specified pattern, a contact part 12 connected electrically with the second interconnection part 10 while penetrating a second interlayer insulating layer 14, and a heat dissipating part 11.例文帳に追加

半導体装置は、所定のパターンで設けられたエレクトロマイグレーション試験評価用の第２の配線部１０と、第２の層間絶縁層１４を貫通し、かつ第２の配線部１０と電気的に接続されたコンタクト部１２と、放熱部１１とを含む評価用配線領域１００を有する。 - 特許庁

The dummy word line is electrically connected to the diffusion layer of the second conductivity type via a first interconnection layer 12, and at the same time, is connected to the well 2a region of the first conductivity type or the semiconductor substrate via an interconnection layer 14 in a layer above the first interconnection layer.例文帳に追加

ここで、ダミーワード線は、第１の配線層１２を介して第２導電型拡散層と電気的に接続されるとともに、第１の配線層より上層の配線層１４を介して第１導電型ウェル２ａ領域または半導体基板に接続されている。 - 特許庁

A second metal interconnection (DMTS) is disposed in a dummy word line mapping region (DWLR), and a connection between a low-resistive metal interconnection (MTS), which constitutes a word line (WL) disposed in a normal word line mapping region (NWLRA) and a gate electrode interconnection (TG) of a lower layer is shifted.例文帳に追加

ダミーワード線配置領域（ＤＷＬＲ）に第２メタル配線（ＤＭＴＳ）を配置し、ノーマルワード線配置領域（ＮＷＬＲＡ）に配置されたワード線（ＷＬ）を構成する低抵抗メタル配線（ＭＴＳ）と下層のゲート電極配線（ＴＧ）の接続をずらせる。 - 特許庁

Each large area 20 is provided with connected interconnection resources so that communication between the logics in the large area and the memory area 40 can be attained without using any huge inter-large area interconnection resources arranged on this device in the same way for relative local interconnection.例文帳に追加

各大領域は結合された相互接続リソースを備え、これによって、同じくこのデバイス上に配設された長大な大領域間相互接続リソースを比較的局部的な相互接続のために使用することなく、この大領域内のロジックおよびメモリ領域間の交信を可能にする。 - 特許庁

In a DRAM having information storage capacitive elements C on a bit line BL, an interconnection trench 18 is made in an interconnection insulation film 17 formed on a gate electrode functioning as the word line WL of the DRAM and a side wall spacer 19 is formed on the side wall of the interconnection trench 18.例文帳に追加

ビット線ＢＬ上に情報蓄積用容量素子Ｃを有するＤＲＡＭにおいて、ＤＲＡＭのワード線ＷＬとして機能するゲート電極上に形成された配線形成用の絶縁膜１７に配線溝１８を形成し、配線溝１８の側壁にサイドウォールスペーサ１９を形成する。 - 特許庁

The present invention concerns microwave filter banks of the type including at least one interconnection network and filters, each of the interconnection network at least comprising an input line and at least two output lines connected to the input line, a filter being connected to each output line of the interconnection network, the filters connected to the interconnection network or to a given interconnection network having different cutoff frequencies and non-overlapping bandwidth.例文帳に追加

少なくとも１つの相互接続ネットワーク及びフィルタを含むタイプのマイクロ波フィルタバンクであって、上記少なくとも１つの相互接続ネットワークの各々は、入力ラインと、入力ラインに接続される少なくとも２つの出力ラインとを備え、上記相互接続ネットワークの各出力ラインにはフィルタが接続され、上記相互接続ネットワーク又は所与の相互接続ネットワークに接続されるフィルタは、カットオフ周波数が異なり且つ帯域幅がオーバラップしない、マイクロ波フィルタバンクに関する。 - 特許庁

ELECTRICITY ACCUMULATION/DISCHARGE SYSTEM CAPABLE OF ADDITIONAL INSTALLATION TO EXISTING (SYSTEM INTERCONNECTION TYPE) SOLAR ELECTRIC POWER GENERATION SYSTEM例文帳に追加