「interconnection」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

This method comprises the steps of embedding a conductive metallic material into fine recesses formed in a substrate, such as a semiconductor wafer (step 1), polishing the surface of the metallic material by a mechanical and chemical operation using a working solution (including a polishing solution, a chemical solution and a cleaning solution) from the outermost layer of the buried metal (step 2), whereby an interconnection structure is prepared.例文帳に追加

半導体ウエハ等の基材に設けた微細な凹みに導電性の金属材料を埋込み（工程１）、その後埋込み金属の最外層側から、金属材料表面を作業液（研摩液や薬液、洗浄液を含む）を用いて機械的・化学的作用によって研摩する（工程２）ことによって配線構造を製造する。 - 特許庁

In the interfiber fusion splicing structure wherein a double-clad fiber is melted and connected with a fiber having an exciting waveguide of a diameter different from that of the double-clad fiber, a fiber cover removal of each optical fiber in the vicinity of the melted interconnection between the optical fibers has an irregular surface having raised and recessed portions nearly equal in size to or larger than the wavelength of exciting light.例文帳に追加

ダブルクラッドファイバと、そのダブルクラッドファイバと励起光導波路径が異なるファイバとのファイバ間融着接続構造であって、それぞれのファイバ同士の融着接続部近傍の光ファイバ被覆除去部に、励起光波長と同程度又はそれ以上の大きさの凹凸が設けられたことを特徴とするファイバ間融着接続構造。 - 特許庁

To provide a hardenable flux and a hardenable flux sheet capable of surely conducting solder joining, not requiring the cleaning/removing of a remaining flux after solder joining, holding the electric insulation property even in a high temperature and high humidity environment, and capable of carrying out high reliability solder joining, in mounting a semiconductor chip and interlayer connection of multilayer interconnection substrate.例文帳に追加

半導体チップの搭載時及び多層配線板の層間接続において、確実に半田接合することができ、半田接合後の残存フラックスの洗浄除去が必要なく、高温、多湿雰囲気でも電気絶縁性を保持し、信頼性の高い半田接合を可能とする、硬化性フラックス及び硬化性フラックスシートを提供する。 - 特許庁

To provide a cogeneration system, having a reverse power flow preventive function in a distributed system interconnection power supply system which can prevent reverse power flow caused by the power of an auxiliary power generating device, such as a turbo-generator, etc., and can prevent reverse power flow caused by the power of a main power generating device as well, when a load is suddenly changed.例文帳に追加

系統連係分散型電源システムにおいて、負荷の急変動に対して、タービン発電機等の副発電装置の電力による逆潮流を防止することができると共に、エンジンで駆動される主発電装置の電力による逆潮流も防止することができる逆潮流防止機能を備えたコージェネレーションシステムを提供する。 - 特許庁

In use of conductive resin compounds 6, 7 as layer interconnecting materials of a multilayer printed wiring board to be formed, without using through-holes, layer insulation films 3, 3' are set to 50 μm or less and metal foils for forming wiring layers 2, 4, 5, as required, are set to 18 μm or less in order to make the layer interconnection more strong in laminating.例文帳に追加

スルーホールを用いずに形成される多層プリント配線板の層間接続材料に導電性樹脂化合物６、７を用いる場合において、積層時に層間接続をより強固にするために層間絶縁膜３、３′を５０μｍ以下にし、必要に応じて配線層２、４、５を構成する金属箔の膜厚を１８μｍ以下にする。 - 特許庁

To provide a parameter estimation method for a power system abridged model, the method capable of updating parameters of an external system abridged model, when on-line data of the external system is limited, or even when an internal system and an external system which is the object of system abridgment are connected by a plurality of different interconnection point nodes; and to provide an apparatus using the method.例文帳に追加

外部系統のオンラインデータが限定される場合、あるいは内部系統と系統縮約対象である外部系統が複数の異なった連系点ノードで接続される場合であっても、外部系統縮約モデルのパラメータ更新を可能な電力系統の縮約モデルのパラメータ推定方法及びその装置を提供する。 - 特許庁

The device comprises a substrate (10); a plurality of electron emission elements (15) disposed in a matrix shape on the substrate (10); an electron source substrate (52) having a plurality of interconnection lines (Dx) for applying voltages to the plurality of elements; a frame (55) disposed on the source substrate (52); and a phosphor substrate (54) disposed on the frame (55).例文帳に追加

基板（１０）と、前記基板上にマトリックス状に配置された複数の電子放出素子（１５）と、前記複数の電子放出素子に電圧を印加する複数の配線（Ｄｘ）を有する電子源基板（５２）、前記電子源基板上に配置された枠体（５５）、および、前記枠体上に配置された蛍光体基板（５４）を具備する画像形成装置である。 - 特許庁

To provide a thin-film forming method capable of forming a barrier metal film, which has excellent step coverage against holes or a trenches for interconnection, the holes or trenches tending toward finer geometry, while maintaining the barrier property inherently demanded to the barrier metal film, and which can forming a Cu film without generating voids on the barrier metal film surface and with high adhesion therebetween.例文帳に追加

バリアメタル膜に本来求められるバリア性を維持しつつ、微細化が進む配線用のホールやトレンチに対し優れたステップカバレッジでバリアメタル膜を形成でき、その上、バリアメタル膜表面にボイドを生じることなくＣｕ膜を形成できると共に、両者間で高い密着性が得られるようにした薄膜形成方法を提供する。 - 特許庁

To provide a semiconductor IC device and method of placing contacts, which enables a realization of a stable high resistance using an area smaller than the conventional method and which can provide a desired resistance value, by adjusting a resistance value by means of a fuse cut structure of an upper interconnection, even if the resistance value deviates from the desired value.例文帳に追加

本発明は、従来に比べ非常に少ない面積によって安定した高抵抗を実現でき、抵抗値がずれた場合でも上層部配線のヒューズカット構造による調整を行うことによって所望の抵抗値を得ることができる半導体集積回路装置およびコンタクト配置方法を提供することを課題とする。 - 特許庁

The output of a first inverter 4 for high output and a second inverter 12 for low output is connected to a system power supply 7 according to the output of a DC power supply 1 of a solar battery using a first switching means 11, thus achieving a system interconnection inverter without any distortion of output waveform even after a long use.例文帳に追加

高出力用の第１のインバータ４と低出力用の第２のインバータ１２の出力とを、第１の切換手段１１によって、太陽電池の直流電源１の出力に応じて系統電源７に接続するようにして、長時間の使用であっても出力波形が歪むことのない系統連系インバータとしている。 - 特許庁

The semiconductor device comprises the semiconductor chip such that a multilayer interconnection structure, having an interlayer insulation film of a low dielectric constant, is formed on a silicon substrate, and the sealing resin layer for sealing the semiconductor chip.例文帳に追加

シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造が形成された半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、前記封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（１）式の関係を満たすことを特徴とする半導体装置。 - 特許庁

To obtain a simpler and more robust deskew system capable of operating over a wider range input values with greater accuracy and over a broader range of temperature regarding a system for performing automatic deskew tuning and alignment across high-speed, parallel interconnection in a high performance digital system to compensate for inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

The semiconductor device is provided with a semiconductor chip 20 having bumps 22, a substrate 30 facing the semiconductor chip 20, on which interconnection patterns 32 are formed for electrical connection to the bumps 22, and the bonding member 10 having a first layer 11 comprising an insulating filler (e.g. silica filler 14) and a second layer 12 without comprising the insulating filler.例文帳に追加

半導体装置は、バンプ２２を有する半導体チップ２０と、半導体チップ２０と対向してバンプ２２と電気的に接続する配線パターン３２が形成された基板３０と、絶縁性のフィラー（例えばシリカフィラー１４）を含む第１の層１１と絶縁性のフィラーを含まない第２の層１２とを含む接着部材１０と、を有する。 - 特許庁

The isolated operation detecting method of the inverter used for system interconnection of distributed power supply units includes injecting a harmonic current synchronized with an excitation current due to magnetic saturation characteristics of a pole transformer to the system side via the inverter, and then detecting the isolated operation of the inverter on the basis of a change in the system side due to the injection.例文帳に追加

分散型電源の系統連系に用いられるインバータの単独運転検出方法であって、柱上変圧器の磁気飽和特性に起因する励磁電流に同期する高調波電流を前記インバータを介して系統側へ注入し、当該注入による系統側の変化に基づいて前記インバータの単独運転を検出する。 - 特許庁

The solid-state photographing device is characterized in that it is equipped with: a photographing region where pixels 60 composed of photoelectric conversion unit PDs and transistors Tr1 and Tr2 are arranged; and a multilayered interconnection 62 [621, 622, and 623] formed above the pixels 60 through an interlayer insulating film 61, and that the interlayer insulating film 61 has shading properties.例文帳に追加

光電変換部ＰＤとトランジスタＴｒ１，Ｔｒ２で構成された複数の画素６０が配列された撮像領域と、複数の画素６０の上方に層間絶縁膜６１を介して形成された複数層の配線６２〔６２１、６２２、６２３〕を有し、層間絶縁膜６１が遮光性を有して成ることを特徴とする。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array layer 400 having electrically rewritable memory cells MC connected in series; a control circuit layer 200 disposed below the memory cell array layer 400 and controlling a voltage applied to the memory cells MC; and an interconnection portion 500 electrically connecting the control circuit layer 200 and the memory cell array layer 400.例文帳に追加

不揮発性半導体記憶装置は、電気的に書き換え可能であり且つ直列に接続されたメモリセルＭＣを有するメモリセルアレイ層４００と、メモリセルアレイ層４００の下層に位置し且つメモリセルＭＣに印加する電圧を制御する制御回路層２００と、制御回路層２００とメモリセルアレイ層４００とを電気的に接続する接続配線部５００とを備える。 - 特許庁

The copper film 9a in the first region can be used for the interconnection with the capacitance between interconnections suppressed due to the low relative permittivity of the insulating film between the copper films 9a, and the copper film 9b in the second region can be used for the capacitive element with a satisfactory electrostatic capacity assured due to high relative permittivity of the insulating film between copper films 9b.例文帳に追加

これによって、第１領域内の銅膜９ａは、当該銅膜９ａ間の絶縁膜の比誘電率が低いため、配線間容量が抑制されており、配線に利用可能であるとともに、第２領域内の銅膜９ｂは、当該銅膜９ｂ間の絶縁膜の比誘電率が高いため十分な静電容量が確保でき、容量素子として利用可能である。 - 特許庁

To provide a method of manufacturing a microelectronic device which has a top surface wide enough to make excellent electric connection between a first electric element and a second electric element distributed to a first layer and a second layer stacked one over the other on a substrate, and also has an interconnection having a cross section small enough not to cause damage due to thermal expansion.例文帳に追加

基板上に上下に積層された第１の階層と第２の階層とにそれぞれ分配された第１の電気素子と第２の電気素子との間の良好な電気的接続を可能にするほどに広い上面を有し、かつ熱膨張に伴う損傷を生じないほどに小さな断面を有する相互配線を備えたマイクロ電子デバイスを製造する方法を提供する。 - 特許庁

An interconnection area A is provided so as to alternately connect each linear wire 15a to one signal detecting IC and the other signal detecting IC in the array order of eight linear wires 15a on the boundary between the adjacent signal detecting ICs with regard to the linear wires 15a of the radiation solid state detector 10 and the connections to the signal detecting ICs.例文帳に追加

放射線固体検出器１０の線状配線１５ａと信号検出用ＩＣとの接続に関し、互いに隣接する信号検出用ＩＣ同士の境界部分の８本の線状配線１５ａにおいて、線状配線１５ａの配列順に１本ずつ交互に一方の信号検出用ＩＣと他方の信号検出用ＩＣに接続した交互接続領域Ａを設ける。 - 特許庁

In a multilayer interconnection board 10 constituting a part of a wafer collective contact board, an outer peripheral pad 51 formed in the peripheral region of the board is made into a block for standardization, while a guide part (guide hole 53) for guiding and alignment when a connector is connected to the block outer peripheral pad 51, is provided adjacent to it.例文帳に追加

ウエハ一括コンタクトボードの一部を構成する多層配線基板１０において、基板の周辺領域に形成される外周パッド５１をブロック化するとともに標準化し、かつ、前記ブロック化された外周パッドに隣接して、前記ブロック化された外周パッドにコネクタを接続する際に案内及び位置合わせの役割を果たすガイド部（ガイド穴５３）を設けた構造とする。 - 特許庁

On the semiconductor circuit device surface having necessary circuits formed, one layer or a plurality of layers of insulating layer composed of an epoxy resin, an epoxy resin curing agent, and a component of organic filler of ≤1 μm in average primary particle size is provided, and circuits using copper as interconnection conductors for the same intralayer connection and the interlayer connection are formed on optional locations.例文帳に追加

必要な回路が形成された半導体回路デバイス表面に、エポキシ樹脂、エポキシ樹脂硬化剤及び平均一次粒子径１μｍ以下の有機フィラーの成分を含む樹脂組成からなる絶縁層を１層又は複数層備え、かつ同一層内及び層間接続の配線導体として銅を用いた回路を任意の箇所に形成してなる半導体装置。 - 特許庁

The method for manufacturing the multilayer interconnection circuit substrate comprises the steps of laminating the thermosetting adhesive layer 15 on a first conductor layer 12, then forming an opening 14 in the layer 15, filling the opening 14 with solder powder 17 at an ambient temperature, and then laminating a second conductor layer 23 on the layer 15 including the opening 14 filled with the powder 17.例文帳に追加

第１の導体層１２の上に、熱硬化性接着剤層１５を積層した後、その熱硬化性接着剤層１５に開口部１４を形成し、その開口部１４に、はんだ粉末１７を常温で充填し、次いで、はんだ粉末１７が充填された開口部１４を含む熱硬化性接着剤層１５の上に、第２の導体層２３を積層する。 - 特許庁

In this folding radio device 100, at least either of contacts 30a, 30b which come into contact with an interconnection pin 33 of coupling parts 31, 32 has rigidity larger than that of a part, except the contact 30 of the coupling part 32 containing the contact 30a or that of the case 20 provided with the coupling part 32 containing the contact 30a.例文帳に追加

本発明の折り畳み式携帯無線装置１００は、結合部３１，３２の連結ピン３３に接する接触部分３０ａ，３０ｂのうち少なくともいずれかが、その接触部分３０ａを含む結合部３２のその接触部分３０ａ以外の部分、またはその接触部分３０ａを含む結合部３２が備えられた筐体２０より高強度である。 - 特許庁

To provide a DC/AC converter supplying the AC side with a sine wave output current while suppressing distortion through simple circuitry in which the problems of prior art, i.e. intricate structure of circuit system and high cost, are eliminated with regard to a system interconnection facility for supplying power from a DC power supply, e.g. solar cells, to an existing AC system.例文帳に追加

太陽電池などの直流電源から既存の交流系統に電力を供給する系統連係装置に関して、従来技術の問題点である回路システム構成の複雑さ、このための高コスト化を解消し、回路構成が簡単で交流側にひずみが少ない正弦波出力電流を供給する直流交流変換器を提供することを課題とする。 - 特許庁

The system interconnection protective device comprises a voltage transformer 38 for detecting the AC voltage signal of an AC power system, a circuit 30 for operating the effective value of an AC voltage signal detected by the voltage transformer 38, and a frequency detection means 41 comprising a divider 31, a filter circuit 32, a comparator 35, a counter circuit 36, and a reciprocal operating unit 37.例文帳に追加

交流電力系統の交流電圧信号を検出する計器用変圧器３８と、３８によって検出された交流電圧信号を、実効値演算回路３０、除算器３１、フィルタ回路３２、コンパレータ３５、計数回路３６、逆数演算器３７からなる周波数検出手段４１により、交流電力系統の交流電圧信号の周波数を検出する。 - 特許庁

The apparatus for supporting design of the printed board, which uses an information processor, includes a means for provisionally placing electronic components on the printed board, a means for interconnecting the provisionally placed electronic components with a shortest route of wiring, and a means for re-placing the provisionally placed electronic components so as to minimize the length of the wirings of the interconnection in a long side direction of a ground plane.例文帳に追加

情報処理装置を使用したプリント基板の設計支援装置において、プリント基板上に電子部品を仮配置する手段と、仮配置した電子部品間を最短経路の配線で接続する手段と、接続した配線の、グランドプレーンの長辺方向の配線長を最小にするように、仮配置した前記電子部品を再配置する手段とを設ける。 - 特許庁

A plurality of free-standing mutual contact elements 710 such as contact bumps or free-standing spring contacts including both monolithic and composite interconnection elements are mounted to relatively small tile substrates 702 which are then mounted and connected to a relatively large electronic component substrate 706, thereby stationing a plurality of contact elements to an electronic component.例文帳に追加

モノリシック相互接続要素及び複合相互接続要素の両方を含んだ接触バンプ又は自立型のばね接触子等の複数の自立型の相互接触要素７１０を、比較的小さなタイル基板７０２に実装し、次いでそのタイル基板を、比較的大きな電子コンポーネント基板７０６に実装及び接続することで、電子コンポーネントに複数の接触要素が定置する機構とする。 - 特許庁

To provide a substrate processing device and a substrate processing method which can suppress formation of a water mark in a surface of a substrate to be processed and corrosion of a copper interconnection exposed in a surface of the substrate to be processed when the substrate to be processed such as a semiconductor wafer is subjected to cleaning treatment by cleaning liquid containing hydrofluoro ether.例文帳に追加

半導体ウエハ等の被処理基板に対してハイドロフルオロエーテルを含む洗浄液により洗浄処理を行う際に、当該被処理基板の表面にウォーターマークが形成されたり、あるいは被処理基板の表面で露出している銅配線が腐蝕してしまったりすることを抑制することができる基板処理装置および基板処理方法を提供する。 - 特許庁

In the multilayer interconnection board where a plurality of wiring sheets having a porous sheet, and a conductive pattern where a conductive substance is filled into a void at the selected region of the porous sheet are laminated, at least two types of porous sheets with a different average void diameter are used as the porous sheets for composing the plurality of wiring sheets.例文帳に追加

本発明は、多孔質シートと、前記多孔質シートの選択された領域の空孔に導電性物質が充填されてなる導電性パターンとを備える配線シートが複数枚積層されてなる多層配線基板において、前記複数枚の配線シートを構成する多孔質シートとして平均空孔径の異なる２種以上の多孔質シートが使用されていることを特徴とする。 - 特許庁

The interconnection system is configured between the mobile phone 1 having a password code storage section 6 that stores a password used to identify its own and other party by which the password is set and the peripheral mobile terminal 2 that is connected to the mobile phone 1 to exchange data information or the like and has a password registration section 16 that registers in advance a password to identify the connectable mobile phone 1.例文帳に追加

設定した自他を識別する暗証コードを格納する暗証コード格納部６を備える携帯電話機１と、携帯電話機１と接続されてデータ情報等の授受が行われるとともに接続可能な携帯電話機１を特定する暗証コードを予め登録する暗証コード登録部１６を有する周辺携帯端末機器２との間において構成される。 - 特許庁

To provide an interconnection to a plurality of redundancy protocols on one network, to construct a flexible network, to prevent a large loop of the network as a whole, to localize an effect on communication and a device in order to reduce a load of the network involved in switching communication paths and further, to quickly switch the communication paths.例文帳に追加

１つのネットワーク上で複数の冗長化プロトコルに対する相互接続を提供し、柔軟なネットワークの構築を可能とし、ネットワーク全体の大きなループを防止し、通信経路の切り替えに伴うネットワークの負荷を軽減するために通信や装置への影響を局所化し、さらに、通信経路の切り替えを高速に行うことを実現することを課題とする。 - 特許庁

To provide a semiconductor device and a method for manufacturing it for realizing miniaturization at the time of mounting a semiconductor element (chip) on a package, for increasing the degree of freedom of wiring, for making it unnecessary to form any via hole for carrying out electric conduction with the chip, for easily realizing the three-dimensional arrangement configuration and interconnection of the chip as necessary, and for contributing to high functioning.例文帳に追加

パッケージに半導体素子（チップ）を実装するに際し小型化を図ると共に、配線の自由度を高め、チップとの電気的導通をとるためのビアホールの形成を不要とし、必要に応じてチップの３次元的な配置構成及び相互間の接続を簡便に行えるようにし、高機能化に寄与することができる「半導体装置及びその製造方法」を提供すること。 - 特許庁

Since the transaction level can be separated from a prescribed physical level in the specifications of the SoC component, a function for mapping a PCI (or another bus-based) system in a point-to-point (PtP) interconnection system, a function for PtP interconnecting target-based decoding, and target-based decoding in the PC compatible system and other PC compatible function are achieved through logic.例文帳に追加

ＳｏＣ構成部分の仕様の規定の物理レベルからトランザクション・レベルを分離することが可能であるので、ＰＣＩ（又は他のバスベースの）システムをポイントツーポイント（ＰｔＰ）相互接続システムにマッピングするための機能、ターゲットベースの復号化をＰｔＰ相互接続するための機能、及び、ＰＣ互換システムにおいて、ターゲットベースの復号化及び他のＰＣ互換機能をロジックを介して実現する。 - 特許庁

A communication control unit 6c constituting an LED controller controls the lighting state of an LED illumination terminal 11 based on the interconnection information which is delivered as a carrier signal to be superimposed on the DC voltage on the conductive bar 8 from the communication control unit 6d connected with a disaster prevention sensor 12 or the communication control unit 6e connected with a crime prevention sensor 13.例文帳に追加

防災センサ１２を接続している通信制御ユニット６ｄ或いは防犯センサ１３を接続している通信制御ユニット６ｅから導電バー８上の直流電圧に重畳する搬送信号として送られてくる連携関係情報に基づいてＬＥＤコントローラを構成する通信制御ユニット６ｃはＬＥＤ照明端末１１の点灯状態を制御する。 - 特許庁

In this semiconductor device, a metallic stiffener 4 which is a radiating plate serving also as a reinforcing plate having a semiconductor chip mounting recess is bonded to a TAB tape 20 formed by attaching a thin film interconnection pattern 8 to one surface of an easily deformable insulating film 10, and a thermosetting or thermoplastic highly reliable adhesive film 12 is bonded to the bottom of the semiconductor chip mounting recess of the stiffener 4 in advance.例文帳に追加

変形容易な絶縁フィルム１０の片面に薄膜配線パターン８を付けたＴＡＢテープ２０に、半導体チップ搭載用凹部２４を有する放熱板兼補強板たる金属製スティフナ４を貼り合わせ、そのスティフナ４の半導体チップ搭載用凹部２４の底部に、熱硬化性もしくは熱可塑性の高信頼性接着剤フィルム１２をあらかじめ貼り合わせる。 - 特許庁

The interconnection and an electrode for flat panel display using a thin-film transistor having superior adhesiveness, formed by a copper alloy thin film having a composition containing oxygen by 0.4 to 6 atomic%, one or more of Ni, Co and Zn by 0.001 to 3 atomic% in total, and the rest consisting of Cu and unavoidable impurities, and is also relates to a sputtering target for forming interconnections and the electrode.例文帳に追加

酸素：０．４〜６原子％を含有し、さらにＮｉ、ＣｏおよびＺｎのうちの１種または２種以上を合計で０．００１〜３原子％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金薄膜からなる密着性に優れたＴＦＴトランジスターを用いたフラットパネルディスプレイ用配線および電極、並びにこれらを形成するためのスパッタリングターゲット。 - 特許庁

In this case, this method is characterized by imaging the outermost-layer wiring pattern of the semiconductor packaging multilayer interconnection board by using the illumination 5 having a wave range below 450 nm which is a low wave range of a transmission spectral sensitivity characteristic and a reflection spectral sensitivity characteristic of an insulating base material comprising a polyimide film or a polyimide resin and an insulating layer, or by using a band-pass filter 4.例文帳に追加

ここで、ポリイミドフィルムもしくはポリイミド樹脂からなる絶縁基材及び絶縁層の透過分光感度特性及び反射分光感度特性の低波長域である４５０ｎｍ以下の波長域を有する照明５、もしくはバンドパスフィルタ４を用いて、半導体パッケージ用多層配線板の最外層の配線パターンを撮像することを特徴とする。 - 特許庁

The semiconductor device includes a flexible wiring substrate 11 consisting of a base film 1, where multiple interconnections 9 are arranged; semiconductor chips 5 mounted on the flexible wiring substrate 11; and sealing resin 6 which is arranged between the flexible wiring substrate 11 and the semiconductor chips 5 so that at least a part of the sealing resin 6 contacts with the interconnection 9, wherein metallic ion bonding agent is mixed with the sealing resin 6.例文帳に追加

ベースフィルム１に複数の配線９が配置されたフレキシブル配線基板１１と、上記フレキシブル配線基板１１に搭載された半導体チップ５と、フレキシブル配線基板１１と半導体チップ５との間に、少なくとも一部が配線９に接するように配置された封止樹脂６を有し、封止樹脂６に金属イオン結合剤が混合されている。 - 特許庁

In the multilayer interconnection board, an insulating layer 2 made of an organic resin and a wiring conductor layer 3 laminating a foundation conductor layer 4 deposited onto the insulating layer 2 for formation and a main conductor layer 5 are laminated, and the side of the foundation conductor layer 4 retreats inward as compared with the side of the main conductor layer 5 in the wiring conductor layer 3 located between the insulating layers 2.例文帳に追加

有機樹脂からなる絶縁層２とこの絶縁層２上に被着形成された下地導体層４および主導体層５を積層して成る配線導体層３とを多層に積層して成り、絶縁層２間に位置する配線導体層３は、下地導体層４の側面を主導体層５の側面より内側に後退させた多層配線基板である。 - 特許庁

Mexico permits several carriers to offer international telephone services, but the international long-distance telephone service regulations mandate “negotiations on interconnection rates with telecommunication businesses from certain countries by the long-distance service licensee that has achieved the largest share in the long-distance telephone market over the 6 months preceding the negotiations.”例文帳に追加

メキシコは国際電話サービスの提供を複数の通信事業者に許可しているが、国際長距離電話サービス提供規則により「特定国との交渉に先立つ直近の６ヶ月において、長距離電話市場で最大のシェアを持つ長距離サービスの譲許取得者が、当該特定国の電気通信事業運営体と精算料金について交渉するものとする。」と規定していた。 - 経済産業省

A display of a control apparatus performs graphic display of images showing respective modules that respective equipment achieve in the music system and an image showing a logical interconnection state of the modules of the respective equipment, and a user moves a graphically displayed image of a module on the display from an image area of the equipment having achieved the module to an image area of another equipment.例文帳に追加

制御装置のディスプレイにおいて、音楽システム内の各機器が実現する各モジュールを示すイメージと、該各機器における各モジュール間の論理接続状態を示すイメージとがグラフィック表示され、ユーザは、グラフィック表示されたモジュールのイメージを、当該モジュールを実現している機器のイメージ領域から他の機器のイメージ領域のイメージ領域に、ディスプレイ上において移動させる操作を行うことができる。 - 特許庁

The semiconductor memory device comprises a transistor formed on a semiconductor substrate; the capacitor which is formed above the transistor and comprises a bottom electrode, a dielectric film, and a top electrode; semi-insulation layer which is formed on the side face of the top electrode and is a reformed top electrode; insulation film so formed as to coat the capacitor; and interconnection connected to the top electrode.例文帳に追加

本発明の１態様による半導体記憶装置は、半導体基板上に形成されたトランジスタと、前記トランジスタの上方に形成され、下部電極、誘電体膜、及び上部電極を含むキャパシタと、前記上部電極の側面に形成され、この上部電極を改質した半絶縁層と、前記キャパシタを覆って形成された絶縁膜と、前記上部電極に接続する配線とを具備する。 - 特許庁

This active pixel sensor is provide an interconnection structure 210, containing conductive vias placed on a board adjacent to each other, light sensors consisting of pixel electrode connected electrically to the board via the corresponding conductive via and of layer I formed on the pixel electrode, and a conductive mesh 240, which is formed adjacent to the light sensor and connected electrically to the board via the conductive via.例文帳に追加

アクティブ・ピクセル・センサは、基板上に隣接して置かれた複数の導電性バイアを含む相互接続構造２１０と、対応する導電性バイアを介して基板に電気的に接続されたピクセル電極及びその上に形成されたＩ層を含む複数の光センサと、光センサに隣接して形成され導電性バイアを介して基板に電気的に接続された導電性メッシュ２４０とを含む。 - 特許庁

In this method which electrically interconnects microstrip lines 9a and 9b by overlapping a minute electrode on the conductors of the microstrip lines 9a and 9b and pressing the minute electrode with an electrode support 6 made from dielectric, the effect of positional deviation of the minute electrode is reduced by using a rhombic minute electrode 8 instead of a rectangular minute electrode 7 as a minute electrode used for interconnection.例文帳に追加

マイクロストリップ線路９ａ、９ｂの導体上に微小電極を重ねて、該微小電極を誘電体からなる電極支え６により押し付けることで、マイクロストリップ線路９ａ、９ｂを電気的に相互接続する方法において、相互接続に用いる微小電極として、長方形の微小電極７ではなく、菱形の微小電極８を用いることにより、微小電極の位置ずれの影響を小さくする。 - 特許庁

The method for fabricating a semiconductor device comprises steps for forming an N type semiconductor region 102, a field oxide film 103 and a gate oxide film 104, implanting high energy ions and low energy ions, forming a gate electrode, forming source and drain by implanting ions using the gate electrode as a mask, making a contact hole, forming an interconnection and then forming a final protective film through final heat treatment.例文帳に追加

Ｎ型半導体領域を形成し、フィールド酸化膜を形成し、ゲート酸化膜を形成し、高エネルギ−のイオン注入と低エネルギーのイオン注入し、ゲート電極を形成し、前記ゲート電極をマスクにイオン注入にてソース、ドレインを形成し、コンタクトホールを形成し、配線を形成し、最終熱処理し、最終保護膜形成する工程とからなる半導体装置およびその製造方法。 - 特許庁