「interconnection」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

To obtain a flat cable connecting holder capable of easily making a branch or a joint circuit from an existing flat cable circuit, and easily operating an interconnection of a plurality of flat cables.例文帳に追加

既存のフラットケーブル回路から簡単に分岐やジョイント回路を作成したり、複数のフラットケーブルの相互接続を容易に行えるフラットケーブル接続ホルダーを得ることにある。 - 特許庁

On a semiconductor substrate 1 with an interconnection layer (not illustrated herein) formed thereon, an electrode 2 and a cover coat film 3 having an opening over the electrode 2 are formed in order.例文帳に追加

配線層（図示せず）が形成された半導体基板１上には、電極２及びこの電極２上に開口部を有するカバーコート膜３が順次形成されている。 - 特許庁

To provide a spiral antenna capable of suppressing interconnection between a plurality of spiral elements in the spiral antenna having the plurality of spiral elements on a dielectric substrate.例文帳に追加

誘電体基板上に、複数のスパイラルエレメントを有するスパイラルアンテナにおいて、アンテナエレメント間の相互結合を抑制することができるスパイラルアンテナを提供する。 - 特許庁

To provide a satisfactory multilayer interconnection with good reproducibility by stably forming a through-hole, without losing TiN film.例文帳に追加

ＴｉＮ膜を消失することなく安定して再現性良くスルーホールを形成することができ、良好な多層配線を有する半導体装置およびその製造方法を提供する。 - 特許庁

The optical interconnection device includes a plurality of input ports that receive optical input signals and a plurality of output ports that output optical output signals.例文帳に追加

光相互接続装置は、光入力信号を各々が受信する複数の入力ポートと、光出力信号を各々が出力する複数の出力ポートとを含む。 - 特許庁

CU-ALLOY INTERCONNECTION FILM, TFT ELEMENT FOR FLAT PANEL DISPLAY USING THE FILM, AND CU ALLOY SPUTTERING TARGET FOR MANUFACTURING THE FILM例文帳に追加

Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット - 特許庁

The IEEE Reference Model for Open Storage Systems Interconnection (OSSI) provides the framework for a series of standards for application and user interfaces to open storage systems. 例文帳に追加

IEEEの開放型ストレージシステム間相互接続（OSSI）参照モデルは、開放型ストレージシステムに対するアプリケーションおよびユーザインタフェースのための一連の規格に関する枠組みを提供する。 - コンピューター用語辞典

A concave opening part 9a is formed to the other end side (an interconnection pattern 7a side) of the n-type and the p-type impurity regions 3a, 3b from the upper surface of the insulating layer 6.例文帳に追加

Ｎ型およびＰ型不純物領域３ａ，３ｂの他端側（配線パターン７ａ側）には絶縁層６の上面から凹状の開口部９ａが形成される。 - 特許庁

An insulation layer 18 has etch selectivity with respect to at least the insulation layers 15 and 19, and is located between the insulation layers 15 and 19, except on the bottom of the interconnection recess 20.例文帳に追加

絶縁層１８は、少なくとも絶縁層１５，１９に対してエッチング選択比を有し、配線溝２０の底部を除き、絶縁層１５，１９の間に配置される。 - 特許庁

To provide an interconnection system between a mobile phone and a peripheral mobile terminal the reliability of which is enhanced by preventing a missing peripheral terminal from being illegally used by a 3rd party even when the peripheral mobile terminal is missing.例文帳に追加

周辺携帯端末機を紛失等した場合においても第三者によって不正に使用されることが防止されるようにして信頼性の向上を図る。 - 特許庁

To provide a laminated memory capable of avoiding an increase of a chip size by laminating private fuse chips and memory core chips to carry out an interconnection with small number of bonding signals between the chips.例文帳に追加

専用のヒューズチップとメモリコアチップを積層して少ないチップ間接合信号数で相互接続し、チップサイズの増大を回避し得る積層メモリを提供する。 - 特許庁

To realize a semiconductor device with a highly reliable interconnection structure by restraining generation of resist poisoning due to a reaction blocking material of a chemical amplification type resist.例文帳に追加

化学増幅型レジストの反応阻害物質によるレジストポイゾニングの発生を抑え、信頼性が高い配線構造を有する半導体装置を実現できるようにする。 - 特許庁

To provide a multiple pattern wiring board which is reduced in the variation of thickness of a plating layer deposited on interconnection conductors by electrolytic plating method, and to provide an electronic device.例文帳に追加

電解めっき法によって配線導体に被着されためっき層の厚みばらつきを低減した多数個取り配線基板および電子装置を提供すること。 - 特許庁

To provide a unitized building facilitating interconnection of building units for a large space, while preventing decreases in productivity of connecting members and reinforcing beams.例文帳に追加

大空間用建物ユニット同士の連結が容易に行えるようになるうえ、連結部材や補強梁の生産性の低下が防止されるようになるユニット式建物の提供。 - 特許庁

To solve an interconnection delay by enhancing production efficiency in manufacturing a flat display and to manufacture the bright flat display by widening light transmission area and emission area.例文帳に追加

平面ディスプレイ製造の生産効率を向上させて、配線遅延を解決し、光透過面積及び発光面積を広くし、明るい平面ディスプレイを製造する。 - 特許庁

To prevent a leak path from being generated due to wet etching at a planned interconnection formation location by a manufacturing method for a semiconductor device like a GaAs field-effect transistor.例文帳に追加

ＧａＡｓ電界効果トランジスタのごとき半導体装置の製造方法で、配線の形成予定箇所でのウェットエッチングによってリークパスが生じるのを防止する。 - 特許庁

To provide a semiconductor device consisting of a power MOSFET including a silicide layer of interconnection structure and a low profile bump in which inter-bump short circuit is prevented, and to provide a manufacturing method therefor.例文帳に追加

相互接続構造の珪化物層と、ロープロファイルバンプを含む、バンプ間ショートを防止したパワーＭＯＳＦＥＴからなる半導体デバイスおよび製造方法を提供する。 - 特許庁

Provide capacity building for APEC policy makers and regulators to promote competition and transparency in areas such as interconnection and international mobile roaming markets.例文帳に追加

相互接続と国際モバイルローミング市場のような領域における競争と透明化を促進するため、APECの政策立案者や規制担当者の能力開発を行う。 - 経済産業省

For basic telecommunications, there is a Reference Paper discussing interconnection, universal service, public availability of licensing criteria and other aspects of frameworks to promote competition.例文帳に追加

基本電気通信分野については、相互接続の確保、ユニバーサル・サービス、免許基準の公表等の競争促進的規制等の枠組みを規定した参照ペーパーが作られた。 - 経済産業省

To provide a photovoltaic module achieving improvement of a connection method and low electric resistance in relation to interconnection of series or parallel connection between photovoltaic cells.例文帳に追加

光起電力セル同士の直列あるいは並列接続の相互接続に関する、接続方法の改良並びに低電気抵抗を目指した太陽電池モジュールを提供する。 - 特許庁

With an interconnection line space volume reduced in consideration of supply-demand balance constraints, contract volume upper limit constraints and current constraints, an objective function considering social profit and a contract volume is used to provide a formulated linear problem, which can optimally match trading orders and specify a contract price and a crowded interconnection line.例文帳に追加

需給バランス制約，約定量の上限制約，潮流制約を考慮して、連系線空き容量を緩和して、社会利益と約定量を考慮した目的関数を用いて、線形問題に定式化することにより、売買注文を最適に約定させるとともに、約定価格および混雑する連系線を特定することができる。 - 特許庁

Here, at least at either a module interconnection means connecting each of the plurality of modules with the other inside the case or a module-to-output terminal interconnection means connecting the battery module with the pair of output terminals inside the case, a current breaking means 6 is provided capable of changing over between an operating state and a non-operating state.例文帳に追加

ここで、筐体の内部で複数の電池モジュールを互いに接続するモジュール間接続手段、および筐体の内部で電池モジュールと一対の出力端子とを接続するモジュール−出力端子間接続手段の少なくとも一方に、作動状態と不作動状態の切り替えが可能な電流遮断手段６が設けられている。 - 特許庁

The semiconductor package includes a first substrate having a first and a second plane, first interconnection 26 formed on the first plane side of the first substrate, second substrate 42 having first and second planes, second interconnection 56 formed on the first plane side of the second substrate, and semiconductor chip 60 connected to the first and second interconnections.例文帳に追加

半導体パッケージは、第１及び第２の面を有する第１の基体と；前記第１の基体の第１の面側に設けられた第１の配線２６と；第１及び第２の面を有する第２の基体４２と；前記第２の基体の第１の面側に設けられた第２の配線５６と；前記第１及び第２の配線に連結された半導体チップ６０とを備える。 - 特許庁

To provide a power generation system having an engine generator system connected with an external power supply system and a capacitor in parallel for system interconnection, and capable of performing efficient system interconnection with no much labor without changing the configuration of an existing engine generator system and providing a separate circuit as before.例文帳に追加

エンジン発電機システムと外部電力源システムとキャパシタとを並列に接続して系統連系を行う発電システムであって、従来の如く、既存エンジン発電機システムの構成の変更や、別途回路を設けるといった変更を行うことなく、従って多大な手間をかけることなく、効率よく系統連系を行うことが可能な発電システムを提供する。 - 特許庁

The semiconductor memory device includes the memory cell having a variable resistance element of which the resistance value varies by application of a voltage, a power supply circuit 11 outputting voltage applied to the memory cell, interconnection L1, L2 formed between the power supply circuit 11 and the memory cell and supplying voltage outputted from the power supply circuit 11 to the memory cell, and a discharging circuit 17 connected to the interconnection.例文帳に追加

電圧の印加によって抵抗値が可変する可変抵抗素子を有するメモリセルと、メモリセルへ印加する電圧を出力する電源回路１１と、電源回路１１とメモリセルとの間に形成され、電源回路１１から出力された電圧をメモリセルに供給する配線Ｌ１，Ｌ２と、配線に接続された放電回路１７とを備える。 - 特許庁

The fixing tool includes a fitting wall 5A to which the reactor is fitted, a flange 5B obtained by bending an end of the fitting wall to an interconnection device case-side and bending it to an external side, bolts 7 which attachably/detachably fix the flange to the interconnection device case via a vibration absorption material 8 and a cover 6 covering the reactor fitted to the fitting wall.例文帳に追加

固定具は、リアクトルが取り付けられる取付壁５Ａと、取付壁の端部を連系装置ケース側に折曲した後、外側に折曲して構成されたフランジ５Ｂと、フランジを、吸振材８を介して連系装置ケースに着脱可能に固定するボルト７と、取付壁に取り付けられたリアクトルを被覆するカバー６とを有する。 - 特許庁

An intra-node interconnection circuit holds the cache coincidence control flag, node number and unit number added to the access request and when the cache coincidence control flag shows the cache coincidence control is not required, and the node number shows the present node, the access request is not transferred to an inter-node interconnection circuit but directly transferred to a unit instructed by the unit number.例文帳に追加

ノード内相互結合回路は、アクセス要求に付加されたキャッシュ一致制御フラグとノード番号及びユニット番号を保持し、キャッシュ一致制御フラグがキャッシュ一致制御不要を示しノード番号が自ノードを示す場合は、ノード間相互結合回路にはアクセス要求を転送せず、ユニット番号が指示するユニットに直接転送する。 - 特許庁

It is discriminated whether interconnection is permitted to other IP telephone network wherein a terminal as a destination or a transmission source of a received signal is stored or not on the basis of at least one of a telephone number relating to the destination or the transmission source and a domain name of the another IP telephone network, and management information, and connection is rejected when interconnection is not permitted.例文帳に追加

そして、受信した信号における宛先又は送信元に係る電話番号と他のＩＰ電話ネットワークのドメイン名との少なくとも一方と、管理情報とに基づき、宛先又は送信元の端末が収容されている他のＩＰ電話ネットワークが、相互接続が許容されているものか否かを判別し、非許容時に接続を拒否させる。 - 特許庁

To protect the gate oxide film of an input cell transistor against damages caused by electric charge generated, when a multilayer metal interconnection is formed through an RIE(reactive ion etching) method in a semiconductor integrated circuit device, where output cells and input cells are connected through a multilayer metal interconnection.例文帳に追加

本発明は、出力用セルと入力用セルとの間を、多層メタル配線により接続してなる構成の半導体集積回路装置において、ＲＩＥによって多層メタル配線を形成する際に生じる電荷により、入力用セルのトランジスタのゲート酸化膜が破壊されるのを防止できるようにすることを最も主要な特徴とする。 - 特許庁

The semiconductor device includes an element isolation region 12 formed in a semiconductor substrate 10 and an active region 11 surrounded by the element isolation region 12, the fully silicided gate interconnection 19 formed on the element isolation region 12 and on the active region 11, and an insulating side wall 21 which continuously covers the side face of the gate interconnection 19.例文帳に追加

半導体装置は、半導体基板１０に形成された素子分離領域１２及び素子分離領域１２に囲まれた活性領域１１と、素子分離領域１２及び活性領域１１の上に形成され、フルシリサイド化されたゲート配線１９と、ゲート配線１９の側面を連続的に覆う絶縁性のサイドウォール２１とを備えている。 - 特許庁

In the method of manufacturing the semiconductor device which comprises a process of forming an Al alloy interconnection film to be electrically connected to each region of a transistor, on a silicon substrate formed with the transistor, the Al alloy interconnection film is formed by sputtering, and a bias voltage applied to the silicon substrate side when sputtering is set to 0 V or ground potential.例文帳に追加

トランジスタが形成されたシリコン基板上に、トランジスタの各領域と電気的に接続されるＡｌ合金配線膜を形成する工程を有した半導体装置の製造方法において、Ａｌ合金配線膜の形成工程をスパッタリングによって行い、スパッタリング時に、シリコン基板側に印加するバイアス電圧を０Ｖもしくは接地電位とする。 - 特許庁

The method for manufacturing the image sensor includes: forming a readout circuitry 120 on a first substrate 100; forming an electrical junction region 140 electrically connected to the readout circuitry 120 in the first substrate 100; forming an interconnection 150 on the electrical junction region 140; and forming an image sensing device 210 on the interconnection 150.例文帳に追加

第１基板１００にリードアウト回路１２０を形成する段階と、前記第１基板１００に前記リードアウト回路１２０と電気的に繋がる電気接合領域１４０を形成する段階と、前記電気接合領域１４０上に配線１５０を形成する段階と、前記配線１５０上にイメージ感知部２１０を形成する段階を含む。 - 特許庁

To provide an optical interconnection and method therefor which are compatible with an existing interconnection technique, being relatively hardly affected by a slight slippage between components, having a minimum optical loss or no loss at all, and being easily expanded to a device transmitting many light beams without impeding optical transmission by particles.例文帳に追加

既存の相互接続技術と互換性があり、部品間のわずかなずれによる影響を比較的受けにくく、光学的な損失が最小限であるか全く無く、粒子が光伝送を妨害することなく、多くの光ビームを伝送する装置へと容易に拡大されうる光学的な相互接続及び方法を提供することを目的とする。 - 特許庁

To solve the following problems: in creating an interconnection pattern data, making an increment of the width and interval of the interconnection a minimum dimensonal unit increases the data volume of the OPC (Optical Proximity Correction) voluminous, causes a step of its setting and verification substatial, increases the OPC processing time to enlarge the processing system.例文帳に追加

半導体装置における配線パターンデータ作成において、配線幅および配線間隔の変更の刻みを最小寸法単位とすると、ＯＰＣ（Optical Proximity Correction）のデータ量が膨大なものとなり、その設定および検証に工数が多大なものとなり、また、ＯＰＣ処理時間を増大すると共に処理システムの肥大化を招くことにもなる。 - 特許庁

The gate interconnection 14 and the source interconnection 13 are each connected to a different N^+-type region 10, the planar shapes of two P-type regions 11 adjacent to the N^+-type region 10 differ between the N^+-type regions 10, and the planar shapes of the two N^+-type regions 10 adjacent to the P-type region 11 differ.例文帳に追加

ゲート配線１４およびソース配線１３は、それぞれ異なるＮ^＋型領域１０に接続されており、それらのＮ^＋型領域１０の間において、Ｎ^＋型領域１０に接する２つのＰ型領域１１の平面形状が異なり、Ｐ型領域１１に隣接する２つのＮ^＋型領域１０の平面形状が異なっている。 - 特許庁

The semiconductor memory device also includes a first interconnection layer 35 for electrically connecting one end of the first variable-resistance element 10 and one end of the second MOSFET 20 to the bit line BL and a second interconnection layer 35 for electrically connecting one end of the second variable-resistance element 10 and one end of the first MOSFET 20 to the bit line /BL.例文帳に追加

さらに、第１の抵抗変化素子１０の一端及び第２のＭＯＳＦＥＴ２０の一端とビット線ＢＬとを電気的に接続する第１の配線層３５と、第２の抵抗変化素子１０の一端及び第１のＭＯＳＦＥＴ２０の一端とビット線／ＢＬとを電気的に接続する第２の配線層３５とを含む。 - 特許庁

Article 16 (1) Nippon Telegraph and Telephone East Corporation (hereinafter in this article referred to as "NTT East") shall, in order to ensure that the level of the specified interconnection charges (referring to those pertaining to telephone services among interconnection charges as stipulated in Article 33 paragraph (2) of the Telecommunications Business Act and which are specified in the applicable Ordinance of MIC. The same shall apply in this article.) of NTT East be on the same level of the specified interconnection charges of Nippon Telegraph and Telephone West Corporation (hereinafter in this article referred to as "NTT West") during the period specified in the applicable Ordinance of MIC, deliver the specified amount of money calculated by the method specified in the applicable Ordinance of MIC as money to cover part of costs necessary for interconnection services of NTT West. 例文帳に追加

第十六条　東日本電信電話株式会社（以下この条において「東会社」という。）は、総務省令で定める期間における東会社の特定接続料（電気通信事業法第三十三条第二項に規定する接続料のうち電話の役務に係るものであつて総務省令で定めるものをいう。以下この条において同じ。）と西日本電信電話株式会社（以下この条において「西会社」という。）の特定接続料が同等の水準となることを確保するため、西会社に対し、西会社の接続の業務に要する費用の一部に充てるものとして総務省令で定める方法により算定した額の金銭を交付するものとする。 - 日本法令外国語訳データベースシステム

To provide a micro-part connecting device to facilitate enable the easy mechanical interconnection of micro-parts and prevent increase in an axial length after assembly during assembly of the microparts.例文帳に追加

マイクロ部品相互の機械的な接続を容易に行うことができると共に、マイクロ部品の組立時に、組立後の軸方向長さが大きくならないマイクロ部品接続装置を得る。 - 特許庁

To provide a method and an apparatus wherein an interconnection terminal or a test socket is not damaged and a signal distortion is not introduced in the method and the apparatus wherein an electronic device is mounted and held.例文帳に追加

電子デバイスの取り付け及び保持方法並びに装置において、相互接続ターミナルまたはテストソケットを損傷せず、信号ひずみを導入しない方法及び装置に関する。 - 特許庁

To obtain an easy-to-combine retainer type mono-block battery which exhibits a superior high-efficiency discharge characteristic and a long battery service life, and permits interconnection of a plurality of batteries within a limited space.例文帳に追加

良好な高率放電特性および電池寿命を示し、しかも限られた空間内において複数個を相互に接続して組合わせ易いリテーナ式モノブロック電池を実現する。 - 特許庁

To reduce burning of a liquid crystal and the degradation of a characteristic, without having to add the number of masks, for a semiconductor device in which a pixel electrode and a gate interconnection are formed on the same interlayer film.例文帳に追加

同一の層間膜上に画素電極と、ゲート配線を形成した半導体装置において、マスク枚数を追加することなく、液晶の焼きつきや特性劣化を低減する。 - 特許庁

To provide a copper alloy thin film for forming an interconnection and an electrode for flat panel display, using a thin film transistor (TFT) that is superior in adhesiveness, and to provide a sputtering target for forming the copper alloy thin film.例文帳に追加

ＴＦＴトランジスターを用いたフラットパネルディスプレイの配線および電極を形成するための銅合金薄膜並びにその薄膜を形成するためのスパッタリングターゲットを提供する。 - 特許庁

An interlayer dielectric 207 is etched with a resist pattern 208 as a mask, and then an insulation film 206 for preventing Cu diffusion is etched to form a concave portion 220 to expose a lower-layer interconnection 205.例文帳に追加

レジストパターン２０８をマスクとして、層間絶縁膜２０７をエッチングし、さらにＣｕ拡散防止用絶縁膜２０６をエッチングして凹部２２０を形成し、下層配線２０５を露出する。 - 特許庁

The resin material in the holding part forming cavity 41 is made to flow from the interconnection part forming cavity part 42 into the vibration part forming cavity part 40 to form an intermediate molded product.例文帳に追加

保持部成形用キャビティ部４１の樹脂材料を連繋部成形用キャビティ部４２から振動部成形用キャビティ部４１に流入させて、中間成形品を成形する。 - 特許庁

The ground layer 23 is divided into ground layers 23a, 23b by a slit 31 provided in a direction perpendicular to the line direction of a signal line 22a formed in the interconnection layer 22.例文帳に追加

接地層２３は、配線層２２に形成した信号線路２２ａの線路方向に対して直交する方向に設けたスリット３１によって接地層２３ａ，２３ｂに分割される。 - 特許庁