interconnectionを含む例文一覧と使い方
該当件数 : 2610件
To prevent electric short-circuiting due to penetration of a barrier layer into a low K dielectric layer in an interconnection structure of damascene type adopting a low K dielectric material.例文帳に追加
低K誘電体材料を使用したダマシンタイプの相互接続構造において、バリヤー層が低K誘電体層内に浸透することによる電気的短絡を防止する。 - 特許庁
By arranging the interconnection of the electrostatic clamp and the electrical connector in the low field region, triple points (points of contact between a conductor, a solid insulator, and gas) may be present in that region.例文帳に追加
低電界領域に相互接続を配置することによって、三重点(導体、固体絶縁体およびガス間の接触点)がその領域内に存在しうる。 - 特許庁
To provide a D/A conversion device which does not need to adjust each interconnection length of the reference signal commonly used for D/A conversion on a chip.例文帳に追加
D/AコンバータがD/A変換に共通に使用する基準信号の各配線長の調整をチップ上で行う必要がないD/A変換装置の提供。 - 特許庁
To provide a radio communication equipment with which the user can clearly hear a received voice even in the case of interconnection with a communication network which adopts a different communication method.例文帳に追加
通信方式が異なる通信網と相互接続する場合であっても、受話音声を明瞭に聴き取ることを可能とする無線通信装置を提供する。 - 特許庁
To provide a dielectric material having a low dielectric constant (low k) and not requiring a number of mask layers or processing steps as a dielectric material used for an interconnection structure of integrated circuits.例文帳に追加
集積回路の相互接続構造に用いる誘電体であって、数多くのマスク層や処理工程を必要としない低誘電率を有する誘電体を提供する。 - 特許庁
To provide a semiconductor device which improves adhesion between an interconnection layer composed of a Cu film and a seal resin layer, can prevent peeling between both the layers and has high reliability.例文帳に追加
Cu膜からなる配線層と封止樹脂層との密着性を向上させ、両層間での剥離を防止し信頼性の高い半導体装置を提供する。 - 特許庁
A cavity 26 is formed at the side of one main surface 20b in the substrate body 20, and passive elements 30, 32 are packaged in the cavity 26 in the multilayer interconnection board 10.例文帳に追加
多層配線基板10は、基板本体20の一方主面20b側にキャビティ26が形成され、キャビティ26内に受動素子30,32が実装されている。 - 特許庁
The optical interconnection circuit between TFT circuits is so constituted that a TFT (Thin Film Transistor) circuit 232 and a micronized tile-like element 200 having light emitting function or light receiving function are electrically connected.例文帳に追加
TFT(薄膜トランジスタ)回路232と、発光機能又は受光機能を有する微小タイル状素子200とを電気的に接続したことを特徴とする。 - 特許庁
In one embodiment, the MEMS interconnection pin has a pin base, two springs extending out from two different surfaces of the pin base, and a tip portion attached to each spring.例文帳に追加
一実施形態において、該MEMS接続ピンは、ピンベースと、該ピンベースの2つの異なる面から伸びる2つのスプリングと、各スプリングに付着された先端部とを有する。 - 特許庁
To provide an interconnection correction system by which a plurality of kinds of interconnections formed of different materials can be efficiently corrected without deteriorating the quality and reliability.例文帳に追加
相互に異なる材料からなる複数種類の配線を効率よく且つ品質及び信頼性を低下させずに修正することができる配線修正装置を提供する。 - 特許庁
To provide an element formation method and interconnection formation method, which allows easy and accurate positioning, even if the pattern is a fine pattern or has high aspect ratio.例文帳に追加
微細なパターンやアスペクト比の高いパターンであっても、簡便かつ高精度に位置合わせを行うことが可能な素子形成方法および配線形成方法を提供する。 - 特許庁
Then, a metal film 14 is so formed as to cover the surface of the interlayer insulation film 12, the internal walls of the interconnection trenches 13, and the lower layer interconnections 11 by sputtering, CVD, or the like.例文帳に追加
次に、スパッタ法、CVD法などにより、層間絶縁膜12の表面、配線溝13の内壁及び下層配線11を覆う金属膜14を形成する。 - 特許庁
To provide a method for manufacturing a semiconductor device, by which fine interconnection can be formed, the entire device can be planarized even after flip-chip bonding a semiconductor element, and excellent moisture resistance can be obtained.例文帳に追加
微細配線が形成でき、半導体素子のフリップチップ接続後も装置全体が平坦になり、耐湿性に優れた半導体装置の製造方法を提供する。 - 特許庁
The comparison circuit 12 has a first terminal for connecting interconnection between the power supply pins 13 and the core block 11, and a second terminal for connecting the reference pin 14.例文帳に追加
比較回路12の第1端子には、電源ピン13とコアブロック11との間を接続する配線が接続され、その第2端子には基準ピン13が接続される。 - 特許庁
A resist mask 7 is formed and sequentially a taper-shaped opening 9 is formed in a high resistance interconnection area consisting of the Al alloy film 5 by a dry etch or a wet etch (B).例文帳に追加
レジストマスク7を形成し、続いてドライエッチング又はウェットエッチングによりAl合金膜5の高抵抗配線領域部分にテーパー形状の開口部9を形成する(B)。 - 特許庁
An disengaging means 26 is provided for unlocking the interconnection between the brake pedal 10 and the interlocking bar 13 by moving the pivotal support pin 14 in its axial direction at a time of front collision of the automobile.例文帳に追加
自動車の前突時に、枢支ピン14をその軸方向に移動させてブレーキペダル10と連動バー13との連結を解除させる連結解除手段26を設ける。 - 特許庁
The area of the end face of the via plug 44 on the interconnection layer 10 side is smaller than the one on the opposite side, that is, the area of the end face on the side of the solder balls 60.例文帳に追加
ビアプラグ44における配線層10側の端面の面積は、その反対側の端面すなわち後述する半田ボール60側の端面の面積よりも小さい。 - 特許庁
A semiconductor device has a first conductor pattern 312 formed within a multilayer interconnection 400, positioned under a signal line 342 and above a transistor region.例文帳に追加
本発明は、多層配線400内に形成され、信号線342下にあり、トランジスタ領域上に形成された第1導体パターン312を有する、半導体装置に関する。 - 特許庁
The adhesion fixing part 621 is formed between a gap 532, between the first electrode 251 and the second electrode 252 of the piezoelectric element 205a, and the interconnection 611.例文帳に追加
接着固定部621は、圧電素子205aの第1電極251と第2電極252との間のギャップ532と、相互接続部611との間に形成されている。 - 特許庁
The wiring layer may include a seed layer 16 formed on the adhesion layer 15 and an interconnection 19 and a wiring pattern 18 formed on the seed layer 16.例文帳に追加
また、配線層は、密着層15上に形成したシード層16と、シード層16上に形成した配線19及び配線パターン18を含むこととしてもよい。 - 特許庁
The metal welding plate has thermal mass and thickness capable of withstanding resistance microspot welding of strap interconnection (34) without sharply damaging the device.例文帳に追加
この金属溶接板は、デバイスに著しい損傷を与えることなくストラップ相互接続(34)の抵抗マイクロスポット溶接に耐え得る熱質量および厚さを有する。 - 特許庁
To provide a semiconductor integrated circuit such as a memory having an electrode and interconnection decreasing parasitic capacitance between source/drain of a MISFET(metal insulator semiconductor field-effect transistor) and a logic circuit embedded with the memory.例文帳に追加
MISFETのソース/ドレイン間の寄生容量を減少させる電極および配線を有したメモリや、メモリ混載のロジック等の半導体集積回路を提供する。 - 特許庁
Before metal interconnection is formed in an opening in a dielectric area, a lower metal surface is cleaned, and in this case the metal can be deposited on a sidewall of the opening.例文帳に追加
誘電領域の開口内に金属相互接続を形成する前に、下側の金属面が洗浄されるが、この際に金属が開口の側壁に堆積され得るする。 - 特許庁
To provide a three-dimensional semiconductor circuit which is enhanced in circuit density, possessed of an interconnection part reduced in length to an irreducible minimum, enhanced in scale, and made complicated and a method of manufacturing the same.例文帳に追加
回路密度を高め相互接続部の長さを最短に抑え、大規模化および複雑化が可能な三次元半導体回路およびそのの製造方法を提供する。 - 特許庁
To provide an interposer including stress-engineered nonplanar microsprings which provides interconnection of bonding pads of electronic structures disposed above and below the interposer.例文帳に追加
応力工学的な非平面状マイクロスプリングを含むインターポーザが、インターポーザの上方および下方に配設された電子構造のボンディングパッドの相互接続を提供する。 - 特許庁
A first semiconductor chip 4 mounted on a first substrate 5 is connected to a first interconnection 9 and a first wire 15.例文帳に追加
第1の基板5の上に搭載された第1の半導体チップ4は、第1の基板5の上面に形成された第1の配線9と第1のワイヤ15によって接続している。 - 特許庁
The electronic package 10 is possessed of a dielectric material that has an effective tensile stress which ensures sufficient compliance of the multilayered interconnection structure in operation.例文帳に追加
電子パッケージ10は、動作中の多層相互接続構造18の十分なコンプライアンシを保証するための有効引張り応力を有する誘電体材料を有する。 - 特許庁
A first memory cell (MC2) out of the plurality of memory cells (MC) further includes a first resistive interconnection (21) for electrically connecting between the first terminal (T1) to the second terminal (T2).例文帳に追加
複数のメモリセル(MC)のうち第1メモリセル(MC2)は、更に、第1端子(T1)と第2端子(T2)との間を電気的に接続する第1抵抗配線(21)を含む。 - 特許庁
To provide a reliable MRAM by solving a trade-off problem between securing the functions of TMR element and the conditions for forming an interlayer insulation film and a Cu interconnection.例文帳に追加
TMR素子の機能確保と、層間絶縁膜およびCu配線の形成条件との間のトレードオフ関係を解決して、信頼性の高いMRAMを提供する。 - 特許庁
To provide an HA address acquisition method capable of dynamically resolving an HA address in a WLAN system at a high speed and to provide an inter-heterogeneous-network interconnection system.例文帳に追加
WLANシステムにおいて、HAアドレスを高速かつ動的に解決することができるHAアドレス取得方法及び異種網間接続システムを提供する。 - 特許庁
To divide an interface for managing interconnection between a PCI bus and peripheral devices into a plurality of blocks, and limit supply of operating clocks to unused blocks.例文帳に追加
PCIバスと周辺装置との相互接続の管理を行うインターフェースを複数のブロックに分割して、使用していないブロックへの動作クロックの供給を制限すること。 - 特許庁
The dielectric layer 220 has conductive vias 222, 224 and 226 passed through a flat surface 228 and the dielectric layer 220 and electrically connected to the interconnection vias 214, 216 and 218.例文帳に追加
誘電体層(220)は、平坦な表面(228)、および誘電体層(220)を貫通して、相互接続バイア(214,216,218)に電気的に接続される導電性の誘電体バイア(222,224,226)を備える。 - 特許庁
A pad electrode layer 16 is formed on the insulating film 14, so as to cover the grooves 14a-14d and have an uneven surface by utilizing interconnection forming process.例文帳に追加
配線形成工程を流用して絶縁膜14の上に溝14a〜14dを覆って上面が凹凸状をなすようにパッド電極層16を形成する。 - 特許庁
Band controllers 1-1 to 1-3 are positioned in the interconnection points 31-1 to 31-3 or at the ends of the lines 5 or in the middle thereof.例文帳に追加
そして、帯域制御装置1−1〜1−3が、相互接続点31−1〜31−3内、もしくは基盤通信路5の終端部または途中に配置される。 - 特許庁
SEMICONDUCTOR DISTRIBUTION BRAGG REFLECTOR, SURFACE- EMITTING SEMICONDUCTOR LASER ELEMENT, SURFACE-EMITTING LASER ARRAY, SURFACE-EMITTING LASER MODULE, OPTICAL INTERCONNECTION SYSTEM, AND OPTICAL COMMUNICATION SYSTEM例文帳に追加
半導体分布ブラッグ反射器および面発光半導体レーザ素子および面発光レーザアレイおよび面発光レーザモジュールおよび光インターコネクションシステムおよび光通信システム - 特許庁
To provide a method of forming a metal interconnection for a semiconductor device which forms a copper layer only by a CVD method but can increase an adhesive property of copper.例文帳に追加
化学気相成長法のみで銅層を形成するが、銅の接着特性を向上させることができる半導体素子の金属配線形成方法を提供すること。 - 特許庁
Capacitors and interconnection structures for silicon carbide are provided having an oxide layer, a layer of dielectric material, and a second oxide layer on the layer of dielectric material.例文帳に追加
酸化膜層、誘電体材料層及び誘電体材料層の上に第2酸化膜層を有する、炭化ケイ素用のコンデンサ及び内部接続構造が提供される。 - 特許庁
The interconnection 31-1 for inspection at the inner side is connected to odd- numbered signal line pads 64-1, 64-3,....例文帳に追加
内側の検査用配線31-1が奇数番目の信号線パッド64-1,-3・・に接続し、外側の検査用配線31-2が奇数番目の信号線パッド64-2,-4・・に接続する。 - 特許庁
The interconnection apparatus comprises a substantially-rigid signal connection element (110) and a plurality of connectors (111) for connecting a plurality of rack mountable server computer systems to the connection element.例文帳に追加
相互接続装置は実質的に剛性の信号接続要素(110)と、複数のラック実装可能サーバコンピュータシステムを接続要素に接続するための複数のコネクタ(111)とを備える。 - 特許庁
To provide a semiconductor device having a dual damascene interconnection which is able to sufficiently protect a surface of an underlayer conductive layer, has a high reliability performance and a lower interconnect capacitance.例文帳に追加
下層導電層の表面を十分保護することができ、信頼性が高く、配線容量が小さなデュアルダマシン配線を有する半導体装置を提供することである。 - 特許庁
On the photoelectric conversion element-side surface of the light-transmitting member 20, an interconnection 30 consisting of the electrode for element connection, an electrode for substrate connection, and an electrode connecting portion is formed.例文帳に追加
光透過部材20の光電変換素子側の面には、素子接続用電極と基板接続用電極と電極接続部とからなる配線30が形成されている。 - 特許庁
To provide a ceramic varistor, etc. which can be prevented from warping during calcination by a simple structure and can achieve a sure connection with an interconnection without conducting complicated process management.例文帳に追加
簡易な構成で焼成時の反りを防止することができ、煩雑な工程管理を行わなくとも配線との確実な接続を実現できるセラミックバリスタ等を提供する。 - 特許庁
To obtain a semiconductor device having a capacitor which can be formed through a process shared with an interconnection while reducing the area of memory cell, and a method of fabrication.例文帳に追加
メモリセル面積の縮小が可能であり、配線と共有化されたプロセスで形成できるキャパシタを有する半導体装置およびその製造方法を提供する。 - 特許庁
To provide a function of decreasing a direct current component contained in a output current to a power system by a simple constitution in a system interconnection system including a plurality of inverters.例文帳に追加
複数のインバータを含む系統連系システムにおいて、電力系統への出力電流に含まれる直流成分を低減する機能を簡単な構成で提供する。 - 特許庁
Each of these sidewalls and rings are coupled together at an interface 101 through a combination of a mechanical interconnection on one end and a welded connection on the other end.例文帳に追加
側壁及びリングの各々は、一方の端部上の機械相互接続部と他方の端部上の溶接接続部との組合せにより境界面101で互いに結合される。 - 特許庁
To provide a method and device which can hold memory sequencing for interconnection based on cache coherence link from a view point of partial and non coherent memory access.例文帳に追加
部分的且つ非コヒーレントなメモリアクセスの観点からキャッシュ・コヒーレンス・リンクに基づく相互接続においてメモリ順序付けを保つ方法及び装置を提供する。 - 特許庁
To provide an interconnection structure of an integrated circuit having a dielectric layer with a low dielectric constant and capable of suppressing a deterioration of a mechanical strength and of improving a thermal diffusion.例文帳に追加
低い誘電率を有する誘電体層を備え機械的強度の低下をおさえると共に熱拡散を改善できる集積回路の相互接続構造を製造する。 - 特許庁
Multilayer interconnection parts 4 and 5 and a fuse part 11 inserted between them are provided, with the fuse part 11 comprising a copper which becomes higher in resistance through oxidation.例文帳に追加
多層配線部分4,5と、多層配線部分4,5の間に介設されるヒューズ部分11とからなり、ヒューズ部分11は酸化を受けて高抵抗化する銅が用いられている。 - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|