「interconnection」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The switching valve 15 is formed so as to switch a state that the valve 14 is interconnected with the resist tank 12 and interconnection between the valve 14 and a rinse tank 17 is cut, and a state that the valve 14 is interconnected with the rinse tank 17 and interconnection between the valve 14 and the resist tank 12 is cut.例文帳に追加

切換弁１５は、開閉弁１４とレジストタンク１２とを連通して開閉弁１４とリンスタンク１７との連通を遮断する状態と、開閉弁１４とリンスタンク１７とを連通して開閉弁１４とレジストタンク１２との連通を遮断する状態とを切換えるように形成されている。 - 特許庁

The adhesion of the insulation film is improved by including the steps of exposing a copper layer 5 in the interconnection of a semiconductor structure to reducing plasma and plasma containing carbon and exposing the inorganic barrier film 11 to plasma containing oxygen prior to forming the inorganic barrier film 11 on the copper layer 5 having the copper in the copper interconnection structure.例文帳に追加

銅相互接続構造の銅の層５上に無機バリア膜１１を形成する前に、相互接続半導体構造内の銅の層５を還元プラズマと炭素含有のプラズマに暴露する工程と無機バリア膜１１を酸素含有プラズマに暴露する工程を含むことにより、絶縁膜の接着性を改良する。 - 特許庁

At a point where an interconnection connecting one terminal and the semiconductor switch circuit crosses an interconnection connecting another terminal and the semiconductor switch circuit, out of the plurality of input terminals and the plurality of output terminals, one of the crossing interconnections serves as the wiring layer and the other serves as the rewiring layer.例文帳に追加

複数の入力端子及び複数の出力端子のうち、ある端子と半導体スイッチ回路との間を接続する配線と、他の端子と半導体スイッチ回路との間を接続する配線とが交差している箇所において、交差する配線のうち、一方の配線を配線層とし、他方の配線を再配線層とする。 - 特許庁

When the voltage of the gate electrode interconnection of the transistor 5 becomes about half the gate-oxide-film breakdown voltage of the transistor 5, the protective diode 11 is broken down, droppage in the voltage of the gate-electrode interconnection is prevented, and damages to the gate oxide film of the transistor 5 is prevented.例文帳に追加

横形ＤＭＯＳトランジスタ５のゲート電極配線の電圧が横形ＤＭＯＳトランジスタ５のゲート酸化膜破壊耐圧の約２分の１になったとき、保護ダイオード１１が降伏を起こし、ゲート電極配線の電圧の降下を防止し、横形ＤＭＯＳトランジスタ５のゲート酸化膜の損傷を防止する。 - 特許庁

A multilayer piezoelectric element 1 has a structure stacking a piezoelectric 4 on which internal individual electrodes 2 and a common interconnection electrode are formed, a piezoelectric 8 on which individual interconnection electrodes 7 and an internal common electrode are formed, and a piezoelectric 12 on which individual terminal electrodes 10 and a common terminal electrode 11 are formed.例文帳に追加

積層型圧電素子１は、内部個別電極２及びコモン中継用電極が形成された圧電体４と、個別中継用電極７及び内部コモン電極が形成された圧電体８と、個別端子電極１０及びコモン端子電極１１が形成された圧電体１２とを重ねた構造を有している。 - 特許庁

A transistor 51 and a microcontroller 53 are mounted on one wiring board 31 of a multilayer printed interconnection board 30 which has a heat conducting plate 33 with a high thermal conductivity, to form a drive control circuit 15 which is influenced easily by electromagnetic noise, and a power supply circuit 13 is formed on the other wiring board 32 of the printed interconnection board 30.例文帳に追加

高熱伝導率を有する熱伝導板３３を内層に有する多層プリント配線基板３０の一方の配線板３１に、トランジスタ５１及びマイクロコントローラ５３を実装して電磁ノイズの影響を受けやすい駆動制御回路１５を形成し、他方の配線板３２に電源回路１３を形成する。 - 特許庁

In manufacturing the chip for the high frequency circuit in which an interconnection pattern 2 is arranged on a substrate 1 with a through hole 7, (a) an electrode 7a for conduction of the through hole 7 is formed by filling and sintering a conductive paste in a through hole 11 and (b) an interconnection pattern 2 is formed using a lift-off method as well.例文帳に追加

スルーホール７を備えた基板１に配線パターン２が配設された高周波用回路チップを製造するにあたって、(ａ)スルーホール７の導通用電極７ａを、貫通孔１１に導電性ペーストを充填、焼成することにより形成するとともに、(ｂ)配線パターン２を、リフトオフ法により形成する。 - 特許庁

To provide a system for interconnecting multiple private networks by which components of the private networks can be selected as well as telecommunications carriers for interconnection and types of services for the private networks only if a provider builds consensus among the telecommunications carriers necessary for the interconnection of users' private networks.例文帳に追加

プロバイダが、ユーザのプライベートネットワーク相互接続のために必要な通信事業者のみの間で合意をとることで、プライベートネットワークの構成要素を選択することができ、相互接続する通信事業者およびプライベートネットワークのサービス種別を選択することができる、複数のプライベートネットワークの相互接続システムを提供する。 - 特許庁

More specifically, in the case of the minimum dimensional unit as 1 nm, the width and the interval of the interconnection is not allowed to vary in 1 nm unit as 100 nm, 101 nm, 102 nm, 103 nm, ..., but the width of the interconnection is limited to vary in 100 nm unit as 100 nm, 200 nm, 300 nm, ....例文帳に追加

すなわち、最小寸法単位を１nmとした場合、配線幅および配線間隔を１００nm、１０１nm、１０２nm、１０３nm、・・・というふうに１nm単位で変更することを許可しないで、配線幅の変更刻みを例えば１００nmとすることにより、配線幅の変更を１００nm、２００nm、３００nm、・・・に制限している。 - 特許庁

Interconnection trenches 112 are made in the second interlayer insulation film 106 by etching through the use of a hard mask 107B transferred with the openings for interconnection trenches and contact holes 111 are made in the first interlayer insulation film 104 by etching through the use of the etching stopper film 105A transferred with the opening for contact holes.例文帳に追加

第２の層間絶縁膜１０６に対して配線溝用開口部が転写されたハードマスク１０７Ｂを用いてエッチングして配線溝１１２を形成すると共に、第１の層間絶縁膜１０４に対して接続孔用開口部が転写されたエッチングストッパー膜１０５Ａを用いてエッチングして接続孔１１１を形成する。 - 特許庁

The interconnection layer resistor 10 is connected between a first node and an input terminal 30 to which an input circuit 18 is connected, a group of transistors 12 is connected between the first node and ground, the interconnection layer resistor 11 is connected between the first and the second node, and a group of transistors 13 is connected between the second node and ground.例文帳に追加

入力回路１８を接続する入力端子３０と第１のノードとの間に配線層抵抗１０を、第１のノードと接地との間にトランジスタ群１２を、第１のノードと第２のノードとの間に配線層抵抗１１を、第２のノードと接地との間にトランジスタ群１３を、接続する。 - 特許庁

Moreover, the interconnection layer resistor 14 is connected between the input terminal 30 and a third node, a group of transistors 16 is connected between the third node and a power supply VDD, the interconnection layer resistor 15 is connected between the third node and a fourth node, and a group of transistors 17 are connected between the fourth node and the power supply VDD.例文帳に追加

さらに、入力端子３０と第３のノードとの間に配線層抵抗１４を、第３のノードと電源ＶＤＤとの間にトランジスタ群１６を、第３のノードと第４のノードとの間に配線層抵抗１５を、第４のノードと電源ＶＤＤとの間にトランジスタ群１７をさらに接続する。 - 特許庁

Inside the opening 15, a first electrode film 16 electrically connected at least with the first electrode interconnection 12, a second electrode film 18 electrically connected to the second electrode interconnection 20 via an embedded conductive member 19, and a ferroelectric film 17 between the first and second electrode films 16 and 18 are formed.例文帳に追加

開孔部１５内に少なくとも第１電極配線１２と電気的に接続される第１電極膜１６、第２電極配線２０に埋め込み導電部材１９を介して電気的に接続される第２電極膜１８、及び第１、第２電極膜１６，１８間の強誘電体膜１７が設けられている。 - 特許庁

With regard to two interconnections running in parallel where at least one interconnection bends, the bending is specified such that the crosstalk occurring between these two interconnections becomes smaller than the crosstalk occurring between two interconnections where at least one interconnection is not bending.例文帳に追加

並走しており、少なくとも一方の配線が曲折している２本の配線であって、当該曲折が、当該２本の配線間に生じるクロストークが前記少なくとも一方の配線が曲折していない前記２本の配線間に生じるであろうクロストークより小さくなるように規定されている前記２本の配線を含む。 - 特許庁

A preferred embodiment includes a bus number manager which reads the nonvolatile memories in the physical storage devices during initial program load (i.e., boot) and reconstructs the interconnection topology on the basis of information read from the nonvolatile memories and assigns bus numbers to busses in accordance with a derived interconnection topology.例文帳に追加

好ましい実施の形態では、また、初期プログラム・ロード（すなわちブート）の際に物理的格納装置内の不揮発性メモリを読み取り、不揮発性メモリから読み取られた情報に基づいて相互接続トポロジを再構成し、派生した相互接続トポロジに従ってバスへバス番号を割り当てるバス番号マネージャを含む。 - 特許庁

Relatively wide first interconnection trenches 111, having a recessed part 112 in the bottom, are formed in the first region of the second insulation film 104 and first embedded interconnections 113 of a copper film embedded, by plating are formed on the bottom of the first interconnection trenches 111.例文帳に追加

第２の絶縁膜１０４の第１の領域には、相対的に広い溝幅を持ち底部に凹状部１１２を有する第１の配線溝１１１が形成されており、該第１の配線溝１１１の底部はめっき法により埋め込まれた銅膜からなる第１の埋め込み配線１１３が形成されている。 - 特許庁

To provide a method for manufacturing a semiconductor device having a multilevel interconnection structure comprising a formation method of an anti-reflection film which does not generate crown in a connection hole, has high long-term reliability, has superior productivity and economical efficiency, and sufficiently low Via hole resistance, in the semiconductor device having the multilevel interconnection structure.例文帳に追加

多層配線構造を有する半導体装置において、接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有する反射防止膜の形成方法を含む多層配線構造を有する半導体装置の製造方法を提供する。 - 特許庁

To uniformly and efficiently remove a surface oxide film formed on a copper interconnection or the like, regarding a method and an apparatus the manufacturing a semiconductor device, where a process or a means used to remove an inessential substance adhering to the surface of an electrode or an interconnection using copper as the main material is provided.例文帳に追加

本発明は銅を主材料とする電極或いは配線の表面に付着する不要物を除去する工程／手段を有する半導体装置の製造方法及び半導体装置の製造装置に関し、銅配線等に形成される表面酸化膜を均一にかつ効率的に除去することを課題とする。 - 特許庁

To provide a conductive paste containing carbon nanotube which is superior in electrical conductivity and capable of achieving X-Y interconnection and Z-interconnection of a printed circuit board at the same time by using the carbon nanotube, without losing intrinsic properties of the carbon nanotube, and to provide the printed circuit board using the conductive paste.例文帳に追加

カーボンナノチューブの固有特性を失うことなく、電気伝導度に優れ、上記カーボンナノチューブを用いて印刷回路基板のＸ−Ｙインターコネクション及びＺ−インターコネクションを同時に実現することができるカーボンナノチューブを含む導電性ペースト及びこれを用いた印刷回路基板を提供する。 - 特許庁

A light receiving element 2 and a light receiving lens 3 are mounted to the top face of a rectangular parallelopiped MID 1(molded interconnection device), and electronic components (chip components such as resistors or capacitors, and IC 5 or the like for signal processing) comprising a signal processing means for processing the output signal, etc., of the light receiving element 2 are mounted to the side surface thereof.例文帳に追加

直方体に形成されたＭＩＤ（Molded Interconnection Device）の天面に受光素子２及び受光レンズ３を実装し、側面に受光素子２の出力信号等の処理を行うための信号処理手段を構成する電子部品（抵抗やコンデンサ等のチップ部品４並びに信号処理用のＩＣ５等）を実装する。 - 特許庁

The power controller, which controls output power of a cogeneration system interconnected to a power system at a common interconnection together with a distributed power system using natural energy, is a power controller for regulating the output power to suppress fluctuations in tide amount at the interconnection point.例文帳に追加

自然エネルギーを利用した分散電源システムとともに共通の連系点において電力系統に連系された、コジェネレーションシステムの出力電力を制御する電力制御装置であって、前記連系点における潮流量の変動を抑制するように、前記出力電力の調節を行う電力制御装置とする。 - 特許庁

The semiconductor memory device is provided with a plurality of memory elements 16, 21 which are laminated on one cell in such a way that directions of their easy axes of magnetization 16a, 21a are directed to mutually different directions and a first interconnection 13 and a second interconnection 21 which sandwich the plurality of memory elements 16, 21 and which are extended to mutually different directions.例文帳に追加

半導体記憶装置は、１セルに、磁化容易軸１６ａ、２１ａの方向を互いに異なる方向に向けて積層された複数の記憶素子１６、２１と、前記複数の記憶素子１６、２１を挟み、互いに異なる方向に延在する第１及び第２の配線１３、２３とを具備する。 - 特許庁

A resist pattern 5 is formed on a thin-film electrode (interconnection) 3, a resist residue which remains on the surface of the electrode 3 and a resist residue which is put into the inside of the electrode 3 are removed, and the thin-film interconnection 7 is formed by the lift-off method on the surface of the electrode 3 from which the resist residue has been removed.例文帳に追加

厚膜電極（配線）３上にレジストパターン５を形成した後、厚膜電極３の表面に残留するレジスト残渣及び厚膜電極３の内部に入り込んだレジスト残渣を除去し、レジスト残渣が除去された厚膜電極３の表面に、リフトオフ法により薄膜配線７を形成する。 - 特許庁

To provide a manufacturing method of a semiconductor device in which ARL is used for processing a silicon oxide film in the upper layer of a local interconnection tungsten film and subsequently even if passing through a high temperature film forming process, a defect due to the exfoliation of a boundary face between the local interconnection tungsten film and the silicon oxide film is prevented from occur.例文帳に追加

ローカル配線タングステン膜の上層のシリコン酸化膜の加工にＡＲＬを使用し、その後に高温の成膜プロセスを経ても、ローカル配線タングステン膜とシリコン酸化膜界面の膜剥がれによる欠陥の発生を抑制できる半導体装置の製造方法を提供することを目的とする。 - 特許庁

The liquid crystal display can be manufactured by combining formation of a gettering sink outside a p-channel type TFT region and a process of self-alignedly removing a part of a region, where the elements of a catalyst are gettered that is located outside the TFT region, by a source interconnection or drain interconnection.例文帳に追加

Ｐチャネル型ＴＦＴ領域の外側にゲッタリングシンクを設けることと、触媒元素をゲッタリングさせた領域の内、ＴＦＴ領域の外側に設けられている領域をソース配線あるいはドレイン配線により自己整合的に除去する工程とを組み合わせることにより、上記課題を解決できる。 - 特許庁

The image sensor includes a readout circuitry 120 formed on a first substrate 100, an electrical junction region 140 in the first substrate 100 electrically connected with the readout circuitry 120, and an interconnection 150 formed on the electrical junction region 140, and an image sensing device 210 formed on the interconnection 150.例文帳に追加

第１基板１００に形成されたリードアウト回路１２０と、前記第１基板１００に前記リードアウト回路１２０と電気的に接続して形成された電気接合領域１４０と、前記電気接合領域１４０上に形成された配線１５０と、前記配線１５０上に形成されたイメージ感知部２１０を含む。 - 特許庁

The semiconductor device includes: a device substrate which has a top surface side and a reverse surface side; an interconnection structure which is arranged on the top surface side of the device substrate, and has n metal layers; and a bonding pad which is drawn through the interconnection structure, and comes into direct contact with an (n)th metal layer among the n metal layers.例文帳に追加

表面側及び裏面側を有するデバイス基板、前記デバイス基板の前記表面側に配置され、n層数の金属層を有する相互接続構造、及び前記相互接続構造を通過して延伸し、前記n層数の金属層の前記第n番目の金属層に直接接触するボンディングパッドを含む半導体デバイス。 - 特許庁

Through holes 13, 17 formed in the piezoelectrics 4, 12 on the upper side of the individual interconnection electrode 7 and a through hole 16 formed in the piezoelectric 8 on the under side of the individual interconnection electrode 7 are arranged while spaced apart by a length r (maximum radius of through hole) or more in the direction normal to the layer direction.例文帳に追加

個別中継用電極７に対して上側の圧電体４，１２に形成されたスルーホール１３，１７と個別中継用電極７に対して下側の圧電体８に形成されたスルーホール１６とは、積層方向に対して垂直な方向にｒ（スルーホール最大半径）以上離れて配置されている。 - 特許庁

What expected to be a new driving force for “sustainable development” of the world economy standing on such turning point is a new world market of “five billion” people constituted by emerging countries that are coming up with their growing presence, their deepening interconnection with advanced economies of ten billion people as well as interconnection between emerging countries themselves.例文帳に追加

こうした転機を迎えた世界経済において、「持続的発展」に向けた新たな原動力として期待されているのは、存在感を高めつつある新興国が、新興国同士での連関、10億人の先進国との連関をも深める中で成立している「50億人」規模の新たな世界市場の存在である。 - 経済産業省

To form a contact hole in a good shape without damaging an Si substrate, and to improve the step coverage of a metal interconnection layer without adding extra processes.例文帳に追加

Ｓｉ基板にダメージを与えることなく良好な形状のコンタクトホールの形成を可能とし、余分な付加工程を加えることなく金属配線層のステップカバレージを改善する。 - 特許庁

Here, the interconnection method is provided which fills a large trench and a hole for a power element and a power line, as well as the trench, via-hole, contact and wide passive element.例文帳に追加

トレンチ、ビアホール、コンタクト、広い受動素子だけでなく電力素子と電力線のための大きいトレンチとホールを充填する配線方法がここに開示されて提供される。 - 特許庁

To provide an OSI(open systems interconnection) tunnel routing method and its device capable of eliminating erroneous setting of manual setting and management complicatedness and also improving traffic efficiency.例文帳に追加

手動設定による誤設定や管理の煩雑化を解消でき、且つトラフィックの効率化を行うことのできる、ＯＳＩトンネルルーティング方法及びその装置を提供する。 - 特許庁

Thereby, the apparatus for easy designing on the high-frequency power feeding can be realized, because it facilitates detour around an electrode support part of the interconnection.例文帳に追加

これにより、電極支持部を迂回して配線することが容易になるので、高周波電力供給に関する設計等が楽なプラズマ処理装置を実現することができる。 - 特許庁

To provide a magnetic memory wherein a contact film between a TMR multilayer film and an upper interconnection can be formed self-alignedly, and also to provide a method of manufacturing the same.例文帳に追加

ＴＭＲ積層膜と上部配線の間のコンタクト膜が自己整合的に形成されることができる磁性記憶装置とその製造方法を提供することである。 - 特許庁

To realize restoration from a self-sustained operation to an interconnected operation, without the occurrence of a large voltage disturbance, with respect to an interconnected inverter which is interconnection-operated with a power system.例文帳に追加

電力系統と連系運転される連系インバータに対し、大きな電圧擾乱を発生することなく自立運転から連系運転への復旧を可能とする。 - 特許庁

In this way, the semiconductor device is able to carry out connection betweens the element and the interconnection, and among the interconnections, without forming connection hole, such as a contact hole or a via hole.例文帳に追加

このように本発明の半導体装置は、コンタクトホールやビアホールなどの接続孔を形成しないで素子と配線との接続や配線間接続を行なうことができる。 - 特許庁

To solve the problem of electrical power availability being restricted due to weathers or the like when a commercial power supply is not available in an apparatus capable of system interconnection operation.例文帳に追加

系統連系運転が可能なものにあって、商用電源が利用不可能となることで、電力の利用が可能な機会が天候等によって制限されること。 - 特許庁

The deep N well 15 and P well 12 are used as an interconnection route concerning a power supply for the substrate bias supply, and interconnections are omitted for many substrate bias supplies.例文帳に追加

基板バイアス供給用電源に係る配線経路としてディープＮウェル１５およびＰウェル１２を用いて、多くの基板バイアス供給用の配線を省略する。 - 特許庁

In a grid interconnection device 100, an adjustment instruction includes group information indicating an application group Gp to which the adjustment instruction is applied among a plurality of groups G.例文帳に追加

実施形態に係る系統連系装置１００において、調整指示は、複数のグループＧのうち調整指示が適用される適用グループＧｐを示すグループ情報を含む。 - 特許庁

A cavity 26 is formed at the side of one main surface 20a in a substrate body 20, and passive elements 12x, 12y are packaged in the cavity 26 in the multilayer interconnection board 10.例文帳に追加

多層配線基板１０は、基板本体２０の一方主面２０ａ側にキャビティ２６が形成され、キャビティ２６内に受動素子１２ｘ，１２ｙが実装されている。 - 特許庁

To provide a controller using a recurrent neural network for conquering a defect of a known controller, by preventing adverse influence caused by a change in weight of the interconnection of nodes.例文帳に追加

ノードの相互接続の重みの変化に伴う悪影響を防止することにより、既知のコントローラの欠点を克服するリカレントニューラルネットワークを使用したコントローラの提供。 - 特許庁

A first interconnection 2 for high-frequency signals, and second interconnections 7 and 8 including ground lines 3 and 4 and connection pads 5 and 6 are formed on the top face of an insulation substrate 1.例文帳に追加

絶縁基板１の上面には高周波信号用の第１の配線２、グランド線３、４および接続パッド部５、６を有する第２の配線７、８が設けられている。 - 特許庁

To provide a network device having a function for investigating whether a normal operation is conducted or not in the specified critical value in interconnection between units on a network.例文帳に追加

ネットワーク上における機器間の相互接続性において、規格の臨界値においても、正常動作をするか否かを調査する機能を有するネットワーク装置を提供する。 - 特許庁

A plurality of local area networks 12 are provided at a plurality of customer base points to be connected to the interconnection points 31-1 to 31-3 by communication lines 7-1 to 7-3.例文帳に追加

また、複数のローカルエリアネットワーク１２が、顧客の複数の拠点に設けられ、通信路７−１〜７−３により相互接続点３１−１〜３１−３に接続される。 - 特許庁

To provide a cleaning method in which residues generated when the interconnection of a semiconductor device is formed can be removed from the substrate by using super-critical carbon dioxide.例文帳に追加

超臨界二酸化炭素を用いて、半導体装置の配線を形成する際に発生する残渣を基体から除去することができる洗浄方法を提供する。 - 特許庁