「interconnection」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

When a metal interconnection is formed by using a damascine method in a layer insulating film comprising a low dielectric film, determination of a semiconductor substrate is carried out based on waiting time among processes and humidity of storage environment, and fraction defective is managed by promoting only a semiconductor substrate determined as non-defective to a next process.例文帳に追加

低誘電率膜を含む層間絶縁膜にダマシン法を用いてメタル配線を形成する際、工程間の待ち時間および保管環境の湿度に基づいて半導体基板の判定を行い、良と判定された半導体基板のみを次工程に進めることで不良率を管理する。 - 特許庁

In the chemical mechanical polishing method in a manufacturing process of a semiconductor device, the object to be polished with an embedded interconnection formed in the low relative permittivity insulation film via the barrier metal is polished, by using a polishing solution containing colloidal silica, with a part of the surface covered with aluminum atoms.例文帳に追加

半導体デバイスの製造工程における化学的機械的研磨方法であって、低比誘電率の絶縁膜にバリアメタル層を介して埋め込み配線を形成してなる被研磨体を、表面の一部がアルミニウム原子で覆われたコロイダルシリカを含有する研磨液を用いて研磨する。 - 特許庁

This invention relates to the switching device comprising a plurality of input and output terminals which are interconnected by a matrix of interconnection points for transmitting electric signals supplied from the input and output terminals via transmission lines in accordance with a predefined switching plan.例文帳に追加

本発明は、相互接続点マトリクスにより相互接続される複数の入力端及び出力端を備えて、所定のスイッチング方法に従って前記入力端から前記出力端に供給される電気信号を伝送路を介して伝送するスイッチ装置に関する。 - 特許庁

To provide a scalable interconnection system of a multiple processor system, which facilitates diagnostic cross-triggering of events between different processors in a stage of product development and to especially provide capabilities of achieving synchronous stop/start and steps of a plurality of cores in a single integrated circuit.例文帳に追加

製品開発段階時に異なるプロセッサ間で事象の診断交差トリガを容易にする、複数プロセッサ・システムのスケーラブルな相互接続システムを提供すること、特に、単一の集積回路中の複数コアの同期した停止／開始及びステップを達成する能力を提供する。 - 特許庁

The semiconductor device includes an ELK film 12 formed on a semiconductor substrate 11; an SiN film 13 formed on the ELK film 12; and the plurality of interconnection 16 formed in the ELK film 12 and the SiN film 13 and disposed at the practically same height.例文帳に追加

半導体装置は、半導体基板１１の上に形成されたＥＬＫ膜１２と、該ＥＬＫ膜１２の上に形成されたＳｉＮ膜１３と、ＥＬＫ膜１２及びＳｉＮ膜１３に形成され、実質的に同一の高さに配置された複数の配線１６とを有している。 - 特許庁

It is provided with a step for detecting the first encoded data outputted from the information source facsimile equipment 123 and 403, preparing second encoded data by encoding the data and transmitting the second data perferably to a station on a reception side provided with a base station, a mobile exchange center and an interconnection function.例文帳に追加

情報源ファクシミリ装置から出力された第１のエンコードされたデータを検出し、そのデータをエンコードして第２のエンコードされたデータを作り、その第２のデータを好ましくは、基地局と、移動交換センターと、相互接続機能とを含む受信側の局に送信するステップを有する。 - 特許庁

To provide a manufacturing method where an interlayer insulating resin and the barrier metal of a plated wiring uppermost layer can obtain high adhesiveness, for a method for obtaining the adhesiveness between a fine wiring surface and the interlayer insulating resin especially in the wiring transfer method of a multilayer interconnection board.例文帳に追加

多層配線板の、特に配線転写工法における微細配線表面と層間絶縁樹脂の密着性を得る方法に関する問題に鑑み、層間絶縁樹脂とメッキ配線最上層のバリアメタルとが高い密着性を得ることができる製造方法を提供する。 - 特許庁

An interconnection hole having an inlet 11c for injecting a molten thread solder 40 from the outside of an overlap region G which overlaps an IGBT 20 in the plan view, and an outlet 11d for discharging a molten thread solder 40 from the center part of the overlap region G is formed in a lead frame 10.例文帳に追加

リードフレーム１０に、平面視でＩＧＢＴ２０と重なる重合領域Ｇの外側から溶融糸はんだ４０を注入する注入口１１ｃと重合領域Ｇの中央部から溶融糸はんだ４０を排出する排出口１１ｄとを有する連通孔が形成されている。 - 特許庁

To provide a measurement monitoring device capable of storing in an external storage medium, not only power generation information by the power generation of multiple interconnection type photovoltaic generation devices but also power generation information by multiple communication protocols, utilizing the information for data processing in another arithmetic processing unit, and also easily visually recognizing a power generation state.例文帳に追加

複数の連系型太陽光発電装置が発電した発電情報を、更には複数の通信プロトコルによる発電情報をも、外部記憶媒体に記憶して、それを他の演算処理装置でデータ処理に活用できるようにすると共に、発電状態を容易に視認できるようにする。 - 特許庁

An orifice plate 58 is formed on the uppermost layer of a heating part 52, a common electrode 53, a discrete interconnection electrode 54, an ink supply trench 55, an ink supply hole 56, a barrier wall 57, and the like, formed on a chip substrate 51 and a metal mask film 63 is formed thereon by sputtering thus forming a pattern 63-1.例文帳に追加

チップ基板５１上の発熱部５２、共通電極５３、個別配線電極５４、インク供給溝５５、インク供給孔５６、隔壁５７等の最上層にオリフィス板５８を積層し、この上にメタルマスク膜６３をスパッタ成膜しパターン６３−１を形成する。 - 特許庁

In the macrocell 3, each interconnection lengths of conductors 12, 13, and 14 which supply time reference current IREF are adjusted to be equal; and each one end of the conductor 12-14 is connected to the common conductor 11, and the each another end is connected to the corresponding D/A converter 4-6 respectively.例文帳に追加

マクロセル３内では、その基準電流ＩＲＥＦが供給される導体１２、１３、１４の各配線長を調整して均一とし、その導体１２〜１４の各一端が共通の導体１１に接続され、その各他端が対応するＤ／Ａコンバータ４〜６にそれぞれ接続されている。 - 特許庁

A dummy via hole that has a depth of at least two insulating layers and is not required electrically is connected to the surface conductor pattern for installing an I/O pin on the ceramic multilayer interconnection board and at the same time to an inner-layer pad being larger than the diameter of the via hole by 20% or more.例文帳に追加

セラミック多層配線基板の入出力ピン設置用表面導体パターンに、絶縁層２層以上の深さを有する電気的に必要の無いダミーのビアホールが接続し、かつそのビアホールがその直径より２０％以上大きい内層パッドに接続する構造とする。 - 特許庁

Thereby, it becomes possible to omit a process to form an interconnection to connect the gate electrode 124 of the first stage transistor 124 of the output circuit 140 and the impurity diffusion region 117 of the FD portion 114 through a contact hole, making it possible to avoid the deterioration of pixel characteristics caused by wiring process.例文帳に追加

これにより、出力回路１４０の初段トランジスタ１２４のゲート電極１２４と、ＦＤ部１１４の不純物拡散領域１１７とをコンタクトホールを介して接続する配線を形成する工程をなくすことができ、配線工程に起因する画素特性劣化を回避することができる。 - 特許庁

Furthermore, a third interlayer insulating film 212 is formed, then a capacitor linking connection hole 213 is formed by taking advantage of a part of the third insulating film on the capacitor and a part of the third and second insulating film on the pad, and a buried local interconnection wire 214 is formed of a second conductive layer.例文帳に追加

さらに第３層間絶縁２１２を形成後、キャパシタ上の第３絶縁膜の一部とパッド上の第３、第２絶縁膜の一部をして、キャパシタ連結用接続孔２１３を形成し、それを第２伝導層で埋込み局所的相互接続線２１４を形成する。 - 特許庁

Additionally, a patterned metallic layer 74 is formed on a dielectric cap layer 70 and at the inside of a through hole 72 to complete the interconnection structure.例文帳に追加

各々のサブモジュールは、上面上に設けられた部品接続パッドを有する少なくとも１個の電子部品と、該上面に結合されて部品接続パッドの特定のもの同士を相互接続する、少なくとも１つの相互接続層を有する第１の相互接続構造物とを含んでいる。 - 特許庁

To provide a communication terminal interconnecting device that minimizes remodeling of the whole PSTN, can be introduced while avoiding interruption of services, and enables secure VoIP communication between gate devices and interconnection between a gate device and a telephone.例文帳に追加

ＰＳＴＮ全体の改造を最小限に抑え、サービスの中断を回避しながらしながら導入することができ、かつ、セキュアなゲート装置間のＶｏＩＰ通信ならびにゲート装置及び電話間の相互接続を可能とする通信端末間相互接続装置を提供する。 - 特許庁

To provide line communication speed appropriate to data transmission speed dynamically for reducing power consumption by turning on or off the power supply of an entire switching device for relay for an interconnection network, where a plurality of physical lines for connecting the switching devices are bundled so that they are seen as one logical line.例文帳に追加

スイッチ装置間を繋ぐ複数の物理回線を束ねて１つの論理回線にみせる相互接続網につき、中継用スイッチ装置全体の電源オン又は電源オフにより、データ伝送速度に見合った回線通信速度を動的に提供して消費電力を低減させる。 - 特許庁

Although the copper foils 4 and 5, etc., tend to contract following the curing contraction of the prepregs 2 and 3, etc., as contraction is obstructed by the friction between the contact surfaces KT1B and KT2A of the interposed bodies KT1 and KT2 and the copper foils 4 and 5, etc., the contraction of the layered printed interconnection board is suppressed.例文帳に追加

すると、プリプレグ２，３等の硬化収縮に伴い、銅箔４，５等も収縮しようとするが、介挿体ＫＴ１，ＫＴ２の当接面ＫＴ１Ｂ，ＫＴ２Ａと銅箔４，５等の摩擦により収縮が阻止されるため、積層プリント配線板の収縮が抑制される。 - 特許庁

The intra-chip optical interconnection circuit is provided with a plurality of circuit blocks 240a, 240b and 240c disposed on an integrated circuit chip 10d and an optical waveguide 30 which optically connects the circuit blocks 240a, 240b and 240c with one another and is disposed on the integrated circuit chip 10d.例文帳に追加

１つの集積回路チップ１０ｄ上に設けられた複数の回路ブロック２４０ａ，２４０ｂ，２４０ｃと、回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士を光学的に接続するものであって集積回路チップ１０ｄに設けられた光導波路３０とを有することを特徴とする。 - 特許庁

First and second flexible boards 30, 40 are mutually glued with an adhesion layer 50 in the vicinity of interconnection portions of first and second rigid boards 10, 20 in such a way that the spacing between the first and second flexible boards 30, 40 is narrower than the thickness of the first and second rigid boards.例文帳に追加

第１および第２フレキシブル基板３０，４０同士が第１および第２リジッド基板１０，２０の接続部の近傍で、第１および第２フレキシブル基板３０，４０間の間隔が第１および第２リジッド基板１０，２０の厚さよりも狭くなるように接着層５０で貼り合わされている。 - 特許庁

A hard mask for etching the interlayer dielectric is formed by patterning the uppermost metal layer 5 of a multilevel interconnection insulated by the interlayer dielectric 3, and the interlayer dielectric 3 is etched using the mask to form the empty groove 4 which is located in the periphery of the semiconductor substrate 1 to makes its surface exposed.例文帳に追加

層間絶縁膜３により絶縁された多層配線の最上層の金属層５をパターニングして層間絶縁膜エッチング用ハードマスクを形成し、このマスクを用いて、層間絶縁膜３をエッチングして半導体基板１の周辺部分に基板表面が露出する空堀４を形成する。 - 特許庁

A control device 17 judges whether electric power to be supplied to the load becomes in short supply by the shortage of the generated power of the fuel cell 15, and when it judges that electric power becomes in short supply, it switches the interconnection inverter 16 so that the electric power is supplied to the load 20 from the system power supply 21.例文帳に追加

制御装置１７は燃料電池１５の発電電力が不足して負荷に供給すべき電力が不足となるか否かを判断し、不足となると判断したときに負荷２０に対して系統電源２１から電力を供給するように系統連系インバータ１６を切り換える。 - 特許庁

Interconnection terminal 14 of a brush holder 7 and external joint 42c of a control circuit member 25 are formed to project, respectively, and arranged at right angle under a state where the brush holder 7 and the control circuit member 25 are attached.例文帳に追加

ブラシホルダ７の内部接続端子１４及び制御回路部材２５の外部接続部４２ｃはそれぞれ突出して形成され、ブラシホルダ７及び制御回路部材２５の装着状態において内部接続端子１４及び外部接続部４２ｃが互いに直角となるように設けられる。 - 特許庁

To provide a DC-component detector for system interconnection inverter having downsizing and cost reduction by fitting a microcomputer for performing discrimination for detecting a DC component as a result of converting the analog output voltage of an amplifying circuit with an analog-to- digital converter.例文帳に追加

従来の系統連系インバータの直流分検出装置は系統連系インバータの交流定格出力電流の１％以下の直流分を０．５秒以内で検出するため電流センサーのオフセット補正回路等を含んだ複雑で高コストであるという課題を有している。 - 特許庁

Thus, the interconnection is attained among the networks even when the addresses of host terminals 31-3 and 31-4 of other user networks 32-3 and 32-4 are overlapping each other or when the address of a host terminal 31-1 of the network 32-1 is overlapping the address of a host terminal 37 of the network 36.例文帳に追加

異なるユーザ網３２−３，３２−４内のホスト端末３１−３，３１−４のアドレスが重複している場合、又はユーザ網３２−１内のホスト端末３１−１と制御網３６内のホスト端末３７のアドレスが重複している場合でも、各網を相互接続する。 - 特許庁

To provide a liquid crystal device capable of reducing light leakage generated by reflecting a light emitted from a lighting system and reflected in an outer face of a reflecting layer, on a face in a liquid crystal layer side of an interconnection layer, and capable of enhancing a contrast, a manufacturing method therefor, and electronic equipment.例文帳に追加

照明装置から射出され、反射層の外面側で反射された光が、配線層の液晶層側の面に反射されて発生する光漏れを低減し、コントラストを向上することができる液晶装置とその製造方法及び電子機器を提供する。 - 特許庁

The corrugated mesh member (22) has a top crown and a bottom shoulder portion and at the top crown (40), a top bonded continuous open cell foam nickel (51) which contacts the outer interconnection part (20) of the fuel cell is provided, and the mesh member and the foam nickel connect electrically each row of the fuel cell.例文帳に追加

波形メッシュ（２２）は最頂部と下方の肩部とを有し、最頂部（４０）には燃料電池の外側相互接続部（２０）と接触し頂面が接着された連続気泡発泡ニッケル（５１）が設けられ、メッシュと発泡ニッケルとが燃料電池の各列を電気的に接続する。 - 特許庁

To provide an interconnection system of a first substrate (1), including at least one first transmission line (3) with a second substrate (10), including at least one second transmission line (11), in which the orientation of the first substrate with respect to the second substrate is arbitrary.例文帳に追加

本発明は、少なくとも１つの第１の伝送ライン（３）を含む第１の基板（１）と、少なくとも１つの第２の伝送ライン（１１）を含む第２の基板（１０）との相互接続システムであって、第１の基板に対する第２の基板の方向は任意である相互接続システムに関する。 - 特許庁

To prevent a communication controller which processes a variable length frame, in which control information is transferred by means of a protocol existing in a trailer section from transferring a control frame which is not required by a higher-order layer to the higher-order layer at the time of processing the variable length frame in the layer 2 of an OSI(open system interconnection) reference model.例文帳に追加

制御情報がトレイラ部に存在するプロトコルによって転送される可変長フレームの処理を行う通信制御装置に関し、ＯＳＩ参照モデルのレイヤ２での処理において、上位レイヤには不要である制御フレームは、上位レイヤに転送しないようにする。 - 特許庁

To provide an interconnection substrate capable of forming the number of through vias required for flip-chip-connecting a semiconductor chip to a board body, and making sure of sufficient amount of solder used for flip-chip-connecting the semiconductor chip, and to provide a semiconductor device.例文帳に追加

本発明は、半導体チップをフリップチップ接続させるために必要な数の貫通ビアを基板本体に形成できると共に、半導体チップをフリップチップ接続させる際に使用するはんだの量を十分に確保することのできる配線基板及び半導体装置を提供することを課題とする。 - 特許庁

To provide a semiconductor element of dual-damascene interconnection structure, and manufacturing method of the element, in which there is solved the problem that a contact hole is not opened, and there is suppressed the problem that the permittivity of an interlayer insulation film is increased through use of an etching block layer so that the parasitic capacitance is in creased.例文帳に追加

コンタクトホールが開口されないという問題が解決でき、しかもエッチング阻止層を用いることにより、層間絶縁膜で誘電率が高くなって寄生キャパシタンスが増加するという問題が抑えられるデュアルダマシン配線構造の半導体素子及びその製造方法を提供する。 - 特許庁

The multilayer interconnection board includes a resin layer with a built-in component that includes a buried electronic component; and a skeleton resin layer that includes at least one being selected from a group of glass cloth, a filler, and a nonwoven fabric, and does not incorporate the electronic component.例文帳に追加

電子部品を埋設状態にして含む部品内蔵樹脂層と、ガラスクロス、フィラー及び不織布からなる群から選択された少なくとも１つを含み、電子部品を内蔵しない骨格樹脂層とを、少なくとも一層ずつ含んで構成されている多層配線基板である。 - 特許庁

An optical sensor module includes base substance having a photodiode array coupled optically with a scintillator array, an FET chip which is connected electrically with the photodiode array and set on the base substance, a high density interconnection, and a flex circuit connected with a DAS system.例文帳に追加

別の一面において提供される、光センサ・モジュールは、シンチレータ・アレイに光学的に結合されたフォトダイオード・アレイを有する基体と、フォトダイオード・アレイに電気接続され且つ該基体上に設置されたＦＥＴチップと、高密度相互接続体と、ＤＡＳシステムに接続されるフレックス回路とを含んでいる。 - 特許庁

To reduce the time difference of discharge and charge due to interconnection resistance and capacity on a driving substrate without using a large-scale drive circuit, and to obtain a favorable display without coloring except indicated images by a display element wherein driving voltage or driving current applied to light-emitting elements varies from color to color.例文帳に追加

色毎で発光素子への駆動電圧或いは駆動電流が異なる表示素子において、大規模な駆動回路を用いずに、駆動基板上の配線抵抗と容量から生じる充放電時間差を縮め、表示画像以外の色付きが観られない良好な表示を得る。 - 特許庁

To increases inductor characteristics and reliability by eliminating residue and defect of shape of wiring made of Al or the like, and further to shorten processing time by avoiding problems to become the bottleneck in a process, in a semiconductor device having an inductor of a multiplayer interconnection structure in an on-chip state formed on a double poly-silicon type bipolar transistor.例文帳に追加

ダブルポリシリコン型バイポーラトランジスタ上にオンチップで形成される多層配線構造のインダクタを有する半導体装置において、Ａｌ等の配線の残さや形状不良をなくしてインダクタ特性及び信頼性を高め、プロセスネックとなるような問題を回避して加工時間も短縮する。 - 特許庁

More specifically, a compensation voltage (V_C) is imparted to the voltage generated from the AC generator such that the phase of a voltage (V_L) flowing through an interconnection reactor 7 provided in the main line route 6 delays by 90° behind the phase of a voltage (V_S) from a commercial power system 1.例文帳に追加

具体的には、本線経路６に設けられた連系リアクトル７に流れる電圧（Ｖ_Ｌ）の位相が、商用電力系統１からの電圧（Ｖ_Ｓ）の位相に対して９０°遅れるものとなるように、交流発電機からの発電電圧に補償電圧（Ｖ_Ｃ）を付与する。 - 特許庁

To catch, even if faults are developed at the same in a plurality of scan-out signal lines, fault responses thereof, in a configuration that reduces the number of external output pins than the number of the scan-out signal lines by intervention of a compressor, in order to shorten the interconnection length of the scan-out signal lines.例文帳に追加

スキャンアウト信号線の配線長を短くすべく圧縮器を介在して、外部出力ピン数をスキャンアウト信号線数より削減している構成において、複数のスキャンアウト信号線で同時に故障が発生しても、それらの故障の応答を見逃さないようにする。 - 特許庁

The control section 45 comprises a means for generating an on/off control signal inputted to the inverter circuit 42 based on the line voltage, the line current, the instantaneous value of a feedback current, and the output current command value of the system interconnection inverter 4.例文帳に追加

制御部４５を、線路間電圧、線路電流、及びフィードバック電流の瞬時値、並びに系統連系インバータ４の出力電流指令値に基づき、インバータ回路４２に入力されるＯＮ／ＯＦＦ制御信号を生成するＯＮ／ＯＦＦ制御信号生成手段を備えるように構成する。 - 特許庁

To provide a semiconductor integrated circuit and layout design method thereof for relaxing wiring congestion by effectively utilizing interconnection resources around a hard macro while using slant interconnections in a layout design step in particular regarding the layout design method of the semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計方法に関し、特にレイアウト設計工程において斜め配線を用い、ハードマクロの周辺における配線リソースを有効に活用することで、配線混雑を緩和する半導体集積回路およびそのレイアウト設計方法を提供する。 - 特許庁

The vertical type semiconductor device includes a first vertical semiconductor device arranged on a semiconductor substrate, a second vertical semiconductor device arranged on the first vertical semiconductor device, and an interconnection between the first and second vertical semiconductor devices to interconnect both.例文帳に追加

半導体基板上に配置される第１垂直半導体装置と、前記第１垂直半導体装置上に配置される第２垂直半導体装置と、前記第１垂直半導体装置と前記第２垂直半導体装置との間に介在し、両者を相互接続する配線とを有する。 - 特許庁

The communication destination management server is connected to an extranet composed of an interconnection of independent intranets and manages IP addresses assigned to client terminal connections within the intranets by mapping them to IP addresses of the closest internal SaaS server arranged in the intranet.例文帳に追加

通信先管理サーバは、独立したイントラネットが相互に接続してなるエクストラネットに接続され、当該イントラネット内でクライアント端末接続用に割り当てられるＩＰアドレスと該イントラネット内に配置される最寄りの社内ＳａａＳサーバのＩＰアドレスとを対応付けて管理する。 - 特許庁

An embodiment of a method includes calculating distances between a packet source and destination on multiple ring interconnections, determining on which interconnect to transport the packet and then transporting the packet on the determined interconnection.例文帳に追加

一つの方法の一つの実施形態は、複数のリング相互接続路上の一つのパケット発信元とあて先との間の複数の距離を計算すること、どの相互接続路によって前記パケットを移送するか決定すること、及び、前記決定した相互接続路によって前記パケットを移送することを含む。 - 特許庁

The respective electric conductor elements have a conductive layer 1302 arranged on an nonconductive layer so that the nonconductive layer 1300 abuts on both opposed ends of the nonconductive element, and the conductive layer forms an electric passage when the electric interconnection structure is incorporated between opposed circuit boards.例文帳に追加

非導電性層（１３００）が非導電性要素の対向する両端に当接するように、各導電体要素は非導電性層上に配置された導電性層（１３０２）を有し、導電性層は、電気相互接続構造が対向する回路基板間に組み込まれる際に電気路を形成する。 - 特許庁

A monitor circuit 22 for sampling and amplifying the output from temperature sensor 103, and a power supply section 21 generating a single power supply voltage being used commonly by the head and the monitor circuit 22 are provided on an interconnection board 20 carried on a carriage.例文帳に追加

キャリッジ上の中継基板２０上には、温度センサ１０３の出力をサンプリングおよび増幅する温度センサ出力モニタ回路２２と、ヘッドおよび温度センサ出力モニタ回路２２に共用される単一の電源電圧を生成するヘッド電源供給部２１が設けられる。 - 特許庁

After a first interlayer insulation film 104, an etching stopper film, a second interlayer insulation film 106 and a second silicon oxide film are deposited sequentially on a lower layer interconnection 102, openings for the contact holes in first resist pattern are transferred to the second silicon oxide film thus forming a hard mask 107A.例文帳に追加

下層配線１０２の上に、第１の層間絶縁膜１０４、エッチングストッパー膜、第２の層間絶縁膜１０６及び第２のシリコン酸化膜を順次堆積した後、第２のシリコン酸化膜に第１のレジストパターンの接続孔用開口部を転写してハードマスク１０７Ａを形成する。 - 特許庁