例文 (863件) |
"formation region"を含む例文一覧と使い方
該当件数 : 863件
To provide a manufacturing method of a semiconductor device, and a semiconductor device manufactured by using the manufacturing method, in which a laser crystallization method is used that is capable of preventing the formation of grain boundaries in a TFT channel formation region, and capable of preventing conspicuous drops in TFT mobility, reduction in an on-current and increases in an off-current, that are caused by the grain boundaries.例文帳に追加
TFTのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってTFTの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。 - 特許庁
The photomask 1 for transferring a mask pattern on a substrate, by having a mask pattern forming region 4 irradiated with ultraviolet rays 10, is provided with an evaluation pattern 12 having recesses 15-17 forming the same kind of growth substance as the contamination growing by the ultraviolet rays in the mask pattern formation region 4, on at least any one face from among a mask pattern formation surface 8 and its backside 9.例文帳に追加
マスクパターン形成領域4に紫外線10を照射して、当該マスクパターンを基板に転写するフォトマスク1において、マスクパターン形成面8及びその裏面9のうち、少なくともいずれか1つの面に、マスクパターン形成領域4で紫外線により成長する異物と同種の成長性物質が形成された窪み15〜17を有する評価パターン12を設ける。 - 特許庁
Short-circuiting wiring 125 is formed in a region on a wafer 120 including a dicing region 122, and respective electrode pads 103 for I/O signals of a plurality of devices arranged in a semiconductor device formation region 121 are short-circuited mutually and electrically via the short-circuiting wiring 125, thus suppressing the generation of plasma damage even if performing various kinds of plasma treatment to the wafer 120.例文帳に追加
ダイシング領域122を含むウエハ120上の領域に短絡配線125を形成し、半導体装置形成領域121内に配設される複数のデバイスの入出力信号用の各電極パッド103を短絡配線125を介して互いに電気的に短絡することにより、ウエハ120に対して各種プラズマ処理を行った場合にも、プラズマダメージの発生を抑制する。 - 特許庁
Using a photoresist film 3e, which is a mask for etching/ removing a gate insulating film 7a in a formation region of a relatively thin gate insulating film, an impurity for adjusting the threshold voltage of an n- channel type field effect transistor and p-channel type field effect transistor having a relatively thin gate insulating film, is introduced in batch in a semiconductor substrate 1 exposed there.例文帳に追加
相対的に薄いゲート絶縁膜の形成領域におけるゲート絶縁膜7aをエッチング除去するためのマスクであるフォトレジスト膜3eを用いて、そこから露出する半導体基板1に相対的に薄いゲート絶縁膜を持つnチャネル型電界効果トランジスタおよびpチャネル型電界効果トランジスタのしきい値電圧調整用の不純物を一括して導入する。 - 特許庁
In the semiconductor device, there is prepared a semiconductor substrate 1 in which a gate electrode 3a is formed on a top face of an element formation region 150 through a gate insulating film 2a, a first source-drain region 5 is formed, and an impurity region 5p is formed having the same impurity concentration as the first source-drain region 5 in a front surface of a scribing region 160.例文帳に追加
本発明に係わる半導体装置では、素子形成領域150の上面にゲート絶縁膜2aを介してゲート電極3aが形成され、また第一のソース・ドレイン領域5が形成され、またスクライブ領域160表面内に第一のソース・ドレイン領域5と同等の不純物濃度を有する不純物領域5pが形成された、半導体基板1を用意する。 - 特許庁
To prevent a generation of a bird's beak on a surface of an element formation region due to a thick element isolation film formed in an element isolation region, to prevent an occurrence of a crystal defect in a semiconductor layer near an end of the element isolation film, and to reduce a stress received by the semiconductor layer, in a semiconductor device having a plurality of element formation regions and a method of manufacturing the same.例文帳に追加
複数の素子分離領域で分離された複数の素子形成領域を有する半導体装置及びその製造方法において、素子分離領域に形成される膜厚の厚い素子分離膜による素子形成領域の表面のバーズビークの発生を防ぐこと、並びに素子分離膜の端部近傍の半導体層に結晶欠陥が発生することを防止し、且つ該半導体層が受けるストレスの低減を図る。 - 特許庁
An inlay lens 109 having a convex lens shape only downward is formed without increasing a distance between an on-chip micro lens 112 and a silicon substrate as a lens formation region, by realizing high refractive index in a metallic ion implantation region alone in a first flattening layer 108 by injecting metallic ion into the first flattening layer 108 of an existing interlaminar film without using an inlay lens material.例文帳に追加
層内レンズ材料を用いずに、既存層間膜の第1平坦化層108中に金属イオンを注入することによって、第1平坦化層108中の金属イオン注入領域のみ高屈折率化してレンズ形成領域として、オンチップマイクロレンズ112とシリコン基板間の距離を増加させることなく、下にのみ凸形状のレンズ形状を持つ層内レンズ109を形成する。 - 特許庁
The field emission element comprises a mesh grid 400 provided with multiple electron control holes that release electrons corresponding to a phosphor layer 230 of an anode plate 200, and insulating layers 401 and 402 that comprise windows 401a and 402a which are formed on both sides of the mesh grid 400 and where a plurality of electron control holes 400a are exposed corresponding to the formation region of the electron control hole 400a.例文帳に追加
電界放出素子は、アノードプレート200の蛍光体層230に対応して電子を放出する多数の電子放出形成されているメッシュグリッド400と、メッシュグリッド400の両側面に形成されるものであって電子制御ホール400a形成領域に対応して複数の電子制御ホール400aが露出されるウィンドー401a、402aを有する絶縁層401,402とを備える。 - 特許庁
In the semiconductor device including a first silicon nitride film, having a thickness of 200 to 500 nm formed on a glass substrate; a second silicon nitride film formed on the first silicon nitride film; and an amorphous semiconductor film which is formed on the second silicon nitride film and includes a region which serves as a channel formation region, the configuration includes boron at the interface between the first insulating film and the second insulating film.例文帳に追加
上記目的を解決するため、ガラス基板上に200nm〜500nmの膜厚の第1の窒化珪素膜と、前記第1の窒化珪素膜上に第2の窒化珪素膜と、前記第2の窒化珪素膜上にチャネル形成領域となる領域を含む非晶質半導体膜と、を有する構成において、前記第1の絶縁膜と前記第2の絶縁膜との界面において、ボロンを有する。 - 特許庁
The photoelectric conversion device (photoelectric conversion element 100) includes a photoelectric conversion layer 3 including an n-type semiconductor and a p-type semiconductor, and the photoelectric conversion layer 3 forms an optical electric field within the layer and includes an electric field formation region 4 including a part smaller than the wavelength of incident light, thus improving photoelectric conversion characteristics in the photoelectric conversion layer 3.例文帳に追加
本発明は、光電変換デバイス(光電変換素子100)又は太陽電池等に関し、n型半導体及びp型半導体を含む光電変換層3を備えるようにすると共に、この光電変換層3が、層内に光電場を形成すると共に入射光の波長よりも小さい部分を含む電場形成領域4を有するようにし、光電変換層3における光電変換特定の改善を図るようにしたことに特徴がある。 - 特許庁
The semiconductor device includes a first transistor which includes a first channel formation region including a first semiconductor material, and a first gate electrode; and a second transistor which includes one of a second source electrode and a second drain electrode combined with the first gate electrode, and a second channel forming region, including a second semiconductor material and electrically connected to the second source electrode and the second drain electrode.例文帳に追加
第1の半導体材料が用いられた第1のチャネル形成領域と、第1のゲート電極と、を含む第1のトランジスタと、第1のゲート電極と一体に設けられた第2のソース電極および第2のドレイン電極の一方と、第2の半導体材料が用いられ、第2のソース電極および第2のドレイン電極と電気的に接続された第2のチャネル形成領域と、を含む第2のトランジスタと、を備えた半導体装置である。 - 特許庁
The color filter includes a substrate, a black matrix formed on the substrate and including an opening, a color layer formed in the opening, a spacer formed on the black matrix by a photolithographic method, and a barrier layer formed on at least a spacer non-formation region surface on the substrate where the spacer is not formed.例文帳に追加
本発明は、基板と、上記基板上に形成され、開口部を備えるブラックマトリクスと、上記開口部に形成された着色層と、上記ブラックマトリクス上に、フォトリソグラフィー法により形成されたスペーサと、少なくとも上記基板上の上記スペーサが形成されていない領域の表面であるスペーサ非形成領域表面に形成されたバリア層と、を有することを特徴とするカラーフィルタを提供することにより、上記目的を達成するものである。 - 特許庁
When a metal wiring layer connected with a gate layer is formed above the gate layer in order to transmit an electric signal to the gate layer of a MOS transistor formed in a functional circuit region adjacent to the cell formation region of an SRAM memory cell, the metal wiring layer is arranged in a layer different from a wordline layer formed above the gate layer at a metal damascene process using a second metal damascene process.例文帳に追加
SRAMメモリセルのセル形成領域に隣接した機能回路領域に形成されるMOSトランジスタのゲート層に電気的信号を伝達するために前記ゲート層と接続される金属配線層を前記ゲート層の上方に形成する場合に、前記ゲート層の上方に金属ダマシン工程で形成されるワードライン層とは互いに異なる層で第2の金属ダマシン工程を用いて前記金属配線層を配置する。 - 特許庁
例文 (863件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|