「P concentration」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Then, on the boundary of the n-drift layer 11 corresponding to a second electrode 24a-2 crossing a first electrode 24a-1 of the gate electrode 24a, a p-layer 14B connected to the p-base layer 12a and having a lower impurity concentration than the p-base layer 12a has is formed.例文帳に追加

そして、このゲート電極２４ａの、第１の電極部２４ａ−１にそれぞれ交差する第２の電極部２４ａ−２に対応する上記ｎ−ドリフト層１１の界面に、上記ｐベース層１２ａに接続させて、上記ｐベース層１２ａよりも低い不純物濃度を有するｐ層１４Ｂを形成してなる構成とされている。 - 特許庁

When forming a sensor region by n-type ion implantation onto a silicon substrate and then providing an HAD structure by p-type ion implantation onto a surface of the sensor region, the step of p-type ion implantation is divided into multiple times and before or after sidewall formation of a transfer gate electrode, a p-type ion is implanted into the gate electrode by self-alignment with an approximately half concentration.例文帳に追加

シリコン基板にｎ型イオン注入でセンサ領域を形成後、センサ領域の表面にｐ型イオンを注入してＨＡＤ化を行う際に、ｐ型のイオン注入の工程を複数回に分け、転送ゲート電極のサイドウォール形成前後に、それぞれ約半分程度の濃度でｐ型イオンをゲート電極にセルフアラインで注入する。 - 特許庁

The semiconductor optical element comprises an n-type buffer layer 102, an undoped InAlAs carrier travel layer 103, an n-type InAlAs field relaxation layer 104, an undoped InAlAs multiplication layer 105, a p-type InAlAs field relaxation layer 106, a p-type concentration gradient InGaAs absorption layer 107, and a p-type InP cap layer 108 formed on an n-type InP substrate 101.例文帳に追加

ｎ型ＩｎＰ基板１０１上に、ｎ型バッファ層１０２、アンドープＩｎＡｌＡｓキャリア走行層１０３、ｎ型ＩｎＡｌＡｓ電界緩和層１０４、アンドープＩｎＡｌＡｓ増倍層１０５、ｐ型ＩｎＡｌＡｓ電界緩和層１０６、ｐ型濃度勾配ＩｎＧａＡｓ吸収層１０７、ｐ型ＩｎＰキャップ層１０８で構成されている。 - 特許庁

An n--type low impurity-concentration semiconductor layer 2 is epitaxially gown on an n+-type high impurity-concentration semiconductor substrate 1, a plurality of p+-type semiconductor regions 6 are provided on the surface side of the semiconductor layer 2, and a metal layer 3 which forms the semiconductor layer 2 and a Schottky barrier is provided on the surface of the p+-type semiconductor region 6 and semiconductor layer 2.例文帳に追加

ｎ^+ 形である高不純物濃度の半導体基板１上にｎ^- 形である低不純物濃度の半導体層２がエピタキシャル成長され、その半導体層２の表面側に複数個のｐ^+ 形の半導体領域６が設けられ、半導体層２およびｐ^+ 形の半導体領域６の表面に、半導体層２とショットキーバリアを形成する金属層３が設けられている。 - 特許庁

The semiconductor device includes a diffused layer 25 of a P-type high concentration impurities formed on an N type well 21, a diffused layer 26 of a P-type intermediate concentration impurities, which is adjacent to this layer 25 and formed so as to enclose surroundings thereof, and an element isolation region 22 formed so as to enclose the layers 25, 26.例文帳に追加

本発明の半導体装置は、Ｎ型のウェル２１表面に形成されたＰ型の高濃度不純物拡散層２５と、これに隣接しかつ周囲を囲むように形成されたＰ型の中濃度不純物拡散層２６と、高濃度Ｐ型不純物拡散層２５および中濃度Ｐ型不純物拡散層２６を囲むように形成された素子分離領域２２とを備える。 - 特許庁

An adjustment region 10 having a short life time is formed in a region that is across an electrode edge when a source electrode 4 is projected into a semiconductor substrate 1 and includes a boundary section 6 between a high-concentration p-type well region 20 positioned in the depth direction of the substrate and a low-concentration semiconductor layer.例文帳に追加

ライフタイムの短い調整領域１０を、ソース電極４を半導体基板１内へ投影させた場合の電極端部を跨いだ領域で、かつ、基板深さ方向に位置する高濃度のｐ型ウェル領域２０と低濃度の半導体層との境界部６を含む領域に形成する。 - 特許庁

Thus an n-type impurity region is formed wherein an n-type high-concentration impurity region 336 doped with only n-type impurities on the substrate 301 and an n-type low-concentration impurity region 337 doped with n-type impurities and p-type impurities on the substrate 301 are adjacent to each other.例文帳に追加

これにより、基板３０１にｎ型不純物のみを導入したｎ型高濃度不純物領域３３６と、基板３０１にｎ型不純物とｐ型不純物とを導入したｎ型低濃度不純物領域３３７とが隣接してなるｎ型不純物領域を形成する。 - 特許庁

Impurity concentration at a part adjacent to the pn junction side of diffusion layers (p-type diffusion separation walls) 14, 14a, 14b for electrically dividing the inside of a substrate through a pn junction is enhanced selectively near the substrate surface, where high-concentration regions (n^+-layer) 15a-15c are formed.例文帳に追加

ｐｎ接合を通じて基板内部を電気的に区画する拡散層（Ｐ型拡散分離壁）１４および１４ａおよび１４ｂのｐｎ接合側に近接する部分の不純物濃度を基板表面の近傍にて選択的に高めて、そこに高濃度領域（Ｎ^+層）１５ａ〜１５ｃを形成する。 - 特許庁

Further, the ferritic stainless steel sheet is subjected to heating treatment at 800 to 1,000°C, is thereafter cooled in the temperature range from 800 to 400°C at a cooling rate of at least, ≥10°C/sec and is descaled with sulfuric acid to control the concentration of P in the grain boundaries to ≤5 at.% by atomic concentration.例文帳に追加

また、フェライト系ステンレス鋼板を８００℃以上１０００℃以下で加熱処理後、８００℃から４００℃の温度範囲で少なくとも１０℃／sec 以上の冷却速度で冷却し、硫酸によりデスケールすることにより、結晶粒界のＰ濃度が原子濃度にて５ａｔ％以下とする。 - 特許庁

A SiC substrate 10 is provided with a first active area 12 comprising alternate lamination of a high concentration n-type doped layer 12a and an undoped layer 12b, and with a second active area 13 comprising alternate lamination of a high concentration p-type doped layer 13a and an undoped layer 13b in this order from below.例文帳に追加

ＳｉＣ基板１０には、高濃度のｎ型ドープ層１２ａと、アンドープ１２ｂとを交互に積層してなる第１の活性領域１２と、高濃度のｐ型ドープ層１３ａとアンドープ層１３ｂとを交互に積層してなる第２の活性領域１３とが下方から順に設けられている。 - 特許庁

Further, in the further deeper region than the region wherein a first P-type layer 24 of a barrier region is formed, a medium-concentration N-type epitaxial layer 23 and a high- concentration N-type epitaxial layer 22 are so formed doubly by epitaxial growths as to prevent the increase of the shutter voltage of the photodiode.例文帳に追加

さらに、バリア領域である第１Ｐ型層２４が形成された領域よりも更に深い領域に、エピタキシャル成長によって中濃度Ｎ型エピタキシャル層２３と高濃度Ｎ型エピタキシャル層２２とを２層重ねで形成しており、シャッタ電圧の上昇を防止できる。 - 特許庁

Since the insulating region serves as a barrier layer of holes injected to the n-type semiconductor layer from the p++ type semiconductor layer, even if impurity concentration of the p++ type semiconductor layer is high and its thickness is thick, the amount of holes injected into the n-type semiconductor layer can be controlled (suppressed).例文帳に追加

絶縁領域がｐ＋＋型半導体層からｎ−型半導体層に注入されるホールのバリア層となるので、ｐ＋＋型半導体層の不純物濃度が高く厚みが厚い場合でも、ｎ−型半導体層中のホール注入量を制御（抑制）可能となる。 - 特許庁

The npn bipolar transistor 30 is formed on the surface of the semiconductor substrate 11, and among its base area (P-wel 14b), the p-type diffusion layer 16b is formed on a joint to join with a collector area in such manner that the impurity concentration of the above area is locally elevated.例文帳に追加

こうした半導体基板１１の表面に、上記ＮＰＮ型バイポーラトランジスタ３０を形成し、そのベース領域（Ｐウェル１４ｂ）のうち、コレクタ領域と接合する接合部に同領域の不純物濃度を局所的に高く設定するかたちでＰ型拡散層１６ｂを形成する。 - 特許庁

In the body region 5, a P+ type heavily-doped region 11 which is higher in concentration of p type impurity than its circumference is formed over a position opposed to one of the mutually adjacent trenches 6 at an interval and a position opposed to the other trench 6 at an interval.例文帳に追加

ボディ領域５には、Ｐ型不純物の濃度がその周囲よりも高いＰ^+型の高濃度領域１１が、互いに隣り合うトレンチ６の一方のトレンチ６に対して間隔を空けて対向する位置と他方のトレンチ６に対して間隔を空けて対向する位置とにわたって形成されている。 - 特許庁

The semiconductor device is formed with P-type embedded diffusion regions 4 discretely connected to a partial bottom face of the P-type body region 3, each extending in a direction parallel to the substrate surface, and having high concentration relative to that of the N-type drift region 5 so that respective tips reach the inside of the drift region 5.例文帳に追加

そして、Ｐ型ボディ領域３の一部底面に離散的に連結すると共に、それぞれが基板面に平行な方向に延伸し、各先端がドリフト領域５内に達するよう、Ｎ型ドリフト領域５より高濃度のＰ型埋め込み拡散領域４が形成される。 - 特許庁

The semiconductor device 100 includes a plurality of MOS transistors (high-voltage P-channel MOS transistors 11) each having an impurity region (N-type well region 51) of a first conductivity type and a low-concentration diffusion region (P-type offset diffusion region 3) of a second conductivity type, and the element isolation region 6.例文帳に追加

半導体装置１００は、第１導電型の不純物領域（Ｎ型ウェル領域５１）と、第２導電型の低濃度拡散領域（Ｐ型オフセット拡散領域３）を有する複数のＭＯＳトランジスタ（高圧ＰチャネルＭＯＳトランジスタ１１）と、素子分離領域６を有する。 - 特許庁

The MOSFET is a non-punch-through type element, and the p-type body layer 3 has, at an end (channel formation region 3b or terminal region 5), a part having a longer trailing pattern of an p-type impurity concentration profile along the depth of the n-type drift layer 2 than a center part (body region 3a).例文帳に追加

当該ＭＯＳＦＥＴはノンノンパンチスルー型の素子であり、ｐ型ボディ層３は、端部（チャネル形成領域３ｂまたは終端領域５）に中央部（ボディ領域３ａ）よりもｐ型不純物濃度プロファイルのｎ型ドリフト層２の深さ方向への裾引きが長い部分を有する。 - 特許庁

A p-type layer 21 with impurity concentration similar to that of the p-well region 111 of the substrate body 110 is formed from the surface 113 of the body 110 to a predetermined height in the protrusion 120, and an n-type layer 22 is formed in a higher part.例文帳に追加

突出部１２０において、基板本体部１１０の表面１１３から所定高さまでは基板本体部１１０のＰウェル領域１１１と同様の不純物濃度のＰ型層２１が形成され、それ以上の高さ部分にはＮ型層２２が形成されている。 - 特許庁

In a self-oscillating type semiconductor laser, having an active layer 104 which has a non-current injection region (at the mesa side) functioning as a saturable absorptive region, a p-side clad layer 105 is set undoped in a first crystal growing stage, and a p-type cap layer 109 is doped to high concentration.例文帳に追加

活性層１０４の電流非注入領域（メサ脇）が可飽和吸収領域として機能する自励発振型半導体レーザにおいて、１回目の結晶成長時にｐ側のクラッド層１０５をアンドープとし、ｐ型キャップ層１０９を高濃度ドープとする。 - 特許庁

Furthermore, an n^--type epitaxial layer 9 and a p^+-type layer 10 are formed on a part opposite to the bottom of the trench 6 in the p^+-type layer 8 and the n^--type epitaxial layer 7, and an n^+-type layer 11 having higher concentration than the n^--type epitaxial layer 9 is formed above the n^--type epitaxial layer 9.例文帳に追加

さらに、Ｐ^＋型層８およびＮ^−型エピ層７のうちトレンチ６の底面と対向する部分の上にＮ^−型エピ層９とＰ^＋型層１０とを形成し、Ｎ^−型エピ層層９の上部に、Ｎ^−型エピ層９よりも高濃度のＮ^＋型層１１を形成する。 - 特許庁

The manufacturing method also comprises the steps of: plating a steel sheet with a Ni-based metal, or making a steel sheet contact with an aqueous solution containing a S compound in an amount of 1 to 1,000 ppm by S concentration; and making the treated sheet contact with the aqueous solution containing P.例文帳に追加

また、鋼板に、Ni系めっき処理を施す、もしくはS濃度が１〜１０００ｐｐｍであるS化合物水溶液との接触処理を施す場合、前記Ni系めっき処理もしくは接触処理を施した後に、P含有水溶液との接触処理を施すこととする。 - 特許庁

The MOSFET is a punch-through type element, and the p-type body layer 3 has, at a center part (contact region 3c), a part having a longer trailing pattern of a p-type impurity concentration profile along the depth of the n-type drift layer 2 than an end (channel formation region 3b or terminal region 5).例文帳に追加

当該ＭＯＳＦＥＴはパンチスルー型の素子であり、ｐ型ボディ層３は、中央部（コンタクト領域３ｃ）に端部（チャネル形成領域３ｂまたは終端領域５）よりもｐ型不純物濃度プロファイルのｎ型ドリフト層２の深さ方向への裾引きが長い部分を有する。 - 特許庁

To provide a method of manufacturing a nitride semiconductor element by which a low-resistance p-type nitride semiconductor layer can be obtained without diffusing a p-type dopant and thereby such a nitride semiconductor element can be fabricated that has good characteristics with a very precisely controlled dopant concentration profile in the depthwise direction.例文帳に追加

ｐ型不純物を拡散させることなく低抵抗なｐ型の窒化物半導体層を得ることが可能で、これよって深さ方向の不純物濃度のプロファイルが高精度に制御された良好な特性を有する窒化物半導体素子の製造方法を提供することを目的とする。 - 特許庁

Or, the self oscillation type blue/blue violet semiconductor laser or the high power blue/blue violet semiconductor laser containing the n-type clad layer, the active layer, and the p-type clad layer on the GaN substrate in which Si, O, Se, or Ge is doped comprises AlGaInN based compound, wherein a dopant concentration is not higher than 2×10^18 cm^-3.例文帳に追加

あるいは、Si、またはＯ、またはSe、またはGeをドーピングしたGaN基板上にn型クラッド層と活性層とp型クラッド層を含む自励発振型青／青紫色半導体レーザ又は高出力青／青紫色半導体レーザであって、ドーパント濃度が2×10^18cm^-3以下であり、AlGaInN系化合物から成る。 - 特許庁

A p+-type impurity-diffused high concentration buried layer 3 is formed on an n-type silicon substrate 10, a p-type first epitaxially grown layer 2 is formed on the layer 3, and an n-type impurity diffused layer 1 is formed on the layer 2.例文帳に追加

ｎ型のシリコン基板１０に不純物を拡散したｐ＋型の高濃度の埋込層３を形成し、埋込層３上にｐ型の第１のエピタキシャル成長層２を形成し、第１のエピタキシャル成長層２にｎ型の不純物を拡散した拡散層１を形成する。 - 特許庁

In a region that includes the boundary between the cell portion and the termination portion and includes three or more pillar layers among the n pillar layer 3, the p pillar layer 4, the n pillar layers 21, and the p-pillar layers 22 that are arranged in a row, the impurity concentration of each pillar layer is lower as approaching the pillar layer arranged at the termination portion side.例文帳に追加

セル部と終端部との境界を含み、ｎピラー層３、ｐピラー層４、ｎピラー層２１、ｐピラー層２２のうち、連続して配列された３層以上のピラー層を含む領域において、各ピラー層の不純物濃度は、終端部側に配置されたピラー層ほど低い。 - 特許庁

In the tinned strip of Cu-Sn-P-based alloy comprising, as a base material, a Cu-based alloy containing Sn in an amount of 1-12 mass% and P in an amount of 0.01-0.35 mass%, the C-concentration in the boundary face between a plated layer and the base material is adjusted to be ≤0.10 mass%.例文帳に追加

１〜１２質量％のＳｎ及び０．０１〜０．３５質量％のＰを含有する銅基合金を母材とするＣｕ−Ｓｎ−Ｐ系合金すずめっき条において、めっき層と母材との境界面におけるＣ濃度を０．１０質量％以下に調整する。 - 特許庁

Impurity concentration in a (p)-type impurity region 90 in a lower portion of electrode wiring 71 is set low, such that its surface becomes a depletion layer, which is depleted when operating the charge-detecting apparatus.例文帳に追加

電極配線７１下方部のｐ型不純物領域９０の不純物濃度が低く設定されるため、その表面は、電荷検出装置の動作時に空乏化する空乏化層となる。 - 特許庁

A wiring 19d for connecting layers between a horizontal wiring 19a disposed on the substrate 11 to the layer of the p-type high concentration layer 12e as an anode of the photodiode is disposed along the wall surfaces.例文帳に追加

基板１１上に配置された水平配線１９ａとフォトダイオードのアノードとなるｐ型高濃度層１２ｅとの層間を接続する配線１９ｄは当該壁面に沿って配置される。 - 特許庁

To provide a dephosphorization method for molten iron which can lower the {P} concentration in the molten iron under conditions under which a molting accelerating agent, such as fluorite, is not used and can improve the yield of manganese.例文帳に追加

蛍石等の溶融促進剤を使用しない条件下で溶銑中の[Ｐ]濃度を低減することが可能であり、しかもマンガン歩留まりを向上できる溶銑の脱りん方法を提供する。 - 特許庁

The n-type impurity region has an impurity concentration higher than that of the channel region and back gate region and receives little influence of diffusion of a p-type impurity from the gate region and back gate region.例文帳に追加

ｎ型不純物領域はチャネル領域およびバックゲート領域より不純物濃度が高く、ゲート領域およびバックゲート領域からのｐ型不純物の拡散の影響をほとんど受けない。 - 特許庁

To decrease the continuity resistances in a P body area and a channel area by forming a short channel in the vicinity of grooves and making a high doping concentration in the body area.例文帳に追加

溝の近傍に短いチャネルを形成しかつボディ領域を高濃度とすることによって、Ｐボディ領域の導通抵抗及びチャネル領域の導通抵抗を減少させることを目的とする。 - 特許庁

On an n-type InP substrate 10, an n-type DBR layer 12, an i-InGaAs light absorbing layer 14 (light absorbing layer) of a low carrier concentration, and a p-type InP window layer 16 are sequentially formed.例文帳に追加

ｎ型ＩｎＰ基板１０上に、ｎ型ＤＢＲ層１２低キャリア濃度のｉ−ＩｎＧａＡｓ光吸収層１４（光吸収層）、及びｐ型ＩｎＰ窓層１６が順次形成されている。 - 特許庁

The quantitative analysis limit is determined based on a quantitative value provided by obtaining iron concentration in the silicon by the analysis method during Fe-B pair separation in the boron-doped p-type silicon.例文帳に追加

上記定量分析限界を、ボロンドープｐ型シリコン中のＦｅ−Ｂペア乖離中に、上記分析方法により該シリコン中の鉄濃度を求めることによって得られた定量値に基づき決定する。 - 特許庁

Thereafter, the JTE region including the JTE schedule region 23b is processed by annealing into a p type same as the gate ring region including the guard ring schedule region 23a with the impurity concentration set at a low level.例文帳に追加

その後、アニール処理により、ＪＴＥ予定領域２３ｂを含むＪＴＥ領域は、ガードリング予定領域２３ａを含むゲートリング領域と同じｐ型で、かつ不純物濃度を低く設定される。 - 特許庁

The distance from the position at which the net doping concentration of the N^+ first buffer layer 2 is maximum to the interface between the P^+ collector layer 3 and the second buffer layer 12 is determined to be 5 μm or more to 30 μm or less.例文帳に追加

また、Ｎ^+第１バッファ層２のネットドーピング濃度が極大の位置から、Ｐ^+コレクタ層３と第２バッファ層１２との界面までの距離を、５μｍ以上３０μｍ以下となるようにする。 - 特許庁

Then, a weight concentration part 15 elevated from the heel side to the toe side to a reference horizontal plane P stipulating the lie angle is provided along a face part back surface inside the head 7.例文帳に追加

そして、ヘッド７の内部でフェース部裏面に沿って、ライ角を規定する基準水平面Ｐに対し、ヒール側からトウ側に向けて上昇する重量集中部１５を設けたことを特徴とする。 - 特許庁

In the p-well 30, an LDD area 36 whose impurity concentration is smaller than that of the source area 31 is formed from the channel 33 side to the source area 31 side along the groove 34.例文帳に追加

更に、Ｐウェル３０には、チャネル３３側からソース領域３１側へと溝３４に沿ってソース領域３１よりもその不純物濃度が小さいＬＤＤ領域３６が形成されている。 - 特許庁

In the semiconductor device, double-layer epitaxial layers 7, 8 are formed on a p-type single-crystal silicon substrate 6, and the epitaxial layer 8 has impurity concentration that is higher than that of the epitaxial layer 7.例文帳に追加

本発明の半導体装置では、Ｐ型の単結晶シリコン基板６上に２層のエピタキシャル層７、８が形成され、エピタキシャル層８はエピタキシャル層７よりも高不純物濃度である。 - 特許庁

In the p-well, an LDD area 37 whose impurity concentration is smaller than that of the drain area 32 is formed from the channel 33 side to the drain area 32 side along the groove 35.例文帳に追加

また、Ｐウェル３０には、チャネル３３側からドレイン領域３２側へと溝３５に沿ってドレイン領域３２よりもその不純物濃度が小さいＬＤＤ領域３７が形成されている。 - 特許庁

An N^- diffusion region is arranged along walls of trenches 20 to 23 so that the concentration and thickness of the N^- diffusion region and a P^- mesa are depleted fully during reverse blocking operation.例文帳に追加

Ｎ^−拡散領域が、トレンチ２０〜２３の壁面に沿って並び、Ｎ^−拡散領域およびＰ^−メサの濃度および厚みが、逆ブロッキング動作中に完全に空乏化するように構成されている。 - 特許庁

Due to this ion implantation, part of the silicon layer 3 near an interface with the BOX layer 2 below a gate oxide film 7a is doped with the P-type impurity at a concentration P2.例文帳に追加

また、このときのイオン注入に起因して、ゲート酸化膜７ａの下方において、ＢＯＸ層２との界面付近におけるシリコン層３内には、Ｐ型不純物が不純物濃度Ｐ２で注入されている。 - 特許庁

A P-type first well region 300 lower in concentration than the push-in diffusion region 440 is formed in the semiconductor layer 200 partly overlapping the push-in diffusion region 440 in a plan view.例文帳に追加

押込拡散領域４４０よりも低濃度のＰ型の第１ウェル領域３００は、半導体層２００に、平面視で一部が押込拡散領域４４０と重なるように設けられている。 - 特許庁

The region 4 is one formed directly under a p-type well 3 under at least an element isolation oxide film and the concentration in the region 4 is set higher than that in the layer 2.例文帳に追加

ｎ型領域４は、少なくとも素子分離酸化膜下のｐ型ウェル３の直下に形成されたものであり、ｎ型領域４の濃度は、前記ｎ型拡散層２の濃度よりも大きく設定されている。 - 特許庁

The p-type MgZnO-based thin film 1 is designed so that the concentration of an n-type impurity of a group 4 element such as silicon, which serves as a donor, is not more than about 1.0×10^17 cm^-3.例文帳に追加

ｐ型ＭｇＺｎＯ薄膜１は、ドナーとなるシリコン等の４族の元素からなるｎ型不純物が約１．０×１０^１７ｃｍ^−３以下の濃度となるように構成されている。 - 特許庁