「P concentration」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Among them, in the area where the CMOS 20 is mounted, an n-type diffusion layer 15a and a p-type diffusion layer 16a as an element isolation layer are formed on an area just below a field oxide film 12c, 12d in such manner that the impurity concentration of the above area is increased.例文帳に追加

このうち、ＣＭＯＳ２０が搭載される領域では、フィールド酸化膜１２ｃ、１２ｄの直下の領域に同領域の不純物濃度が高められるかたちで素子分離層としてのＮ型拡散層１５ａ及びＰ型拡散層１６ａが形成されている。 - 特許庁

In a thin-film solar battery containing pin junction in which a non-single crystalline silicon thin film containing a crystal is used as an i- layer, the oxygen atom concentration on the interface between a p-type or an n-type conductive layer on a substrate side and the i-layer is suppressed to be 5×10^20 atoms/cm^3 or below.例文帳に追加

結晶質を含む非単結晶シリコン系薄膜をｉ層として用いたｐｉｎ接合を含む薄膜太陽電池における基板側のｐまたはｎ型導電層とｉ層との界面における酸素原子濃度を５×１０^20ａｔｏｍｓ／ｃｍ^3以下に抑制する。 - 特許庁

In this photovoltaic element, an intermediate layer 17 which is formed in an atmosphere containing hydrogen at a concentration of ≤15 vol.% is provided between a second transparent conductive film 12-2 and a P-type semiconductor layer 13 so as to cover first and second transparent conductive films 12-1 and 12-2.例文帳に追加

第２の透明導電膜１２−２とＰ型半導体層１３との間に、水素濃度１５体積％以下の雰囲気中において形成されてなる中間層１７を、第１の透明導電膜１２−１及び第２の透明導電膜１２−２を覆うようにして設ける。 - 特許庁

In this method for producing m- and/or p-dialkylbenzene hydroperoxide by oxidizing m- and p-dialkylbenzene, the method has a step for separating objective component in an oxidation reaction solution and step for recycling at least part of residual liquid after separation to the oxidation reactor, and the concentration of o-dialkylbenzene and/or its derivative in the recycled liquid is ≤20 wt.%.例文帳に追加

ｍ−及び／又はｐ−ジアルキルベンゼンを酸化するｍ−及び／又はｐ−ジアルキルベンゼンジヒドロペルオキシドの製造方法であって、酸化反応液中の目的成分を分離する工程及び該分離後の残液の少なくとも一部を酸化反応器へ循環する工程を有し、該循環される液中のｏ−ジアルキルベンゼン及び／又は その誘導体の濃度が２０重量％以下であるジアルキルベンゼンジヒドロペルオキシドの製造方法。 - 特許庁

Thus, the thickness of the gate insulating film 8 in the memory cell part is set to be larger than the thickness of the gate insulating film 9 in the peripheral circuit part, so that concentration of a p-type impurity region 4a in the memory cell part is lowered to reduce the junction leakage current.例文帳に追加

このようにメモリセル部内におけるゲート絶縁膜８の厚みを周辺回路部内におけるゲート絶縁膜９の厚みよりも大きく設定することにより、メモリセル部内におけるｐ型不純物領域４ａの濃度を低くすることが可能となり、接合リーク電流を低減することが可能となる。 - 特許庁

In a CMOS of a dual-gate structure, a surface channel type PMOS whose gate electrode is formed with a P+ type poly-silicon film, is characterized in that arsenic or antimony is doped into the substrate under the gate electrode and nitrogen whose peak concentration is 2×1021/cm3 or more is doped into the gate oxide.例文帳に追加

デュアルゲート構造のＣＭＯＳにおいて、ゲート電極がＰ^＋型ポリシリコン膜で形成された表面チャネル型のＰＭＯＳを、そのゲート電極下の基板中にヒ素もしくはアンチモンが導入され、ゲート酸化膜に窒素がピーク濃度で２×１０^２１／ｃｍ^３以上導入されたもので構成する。 - 特許庁

This plant cultivation system 2 includes a cultivation bed 40 arranged and held in a plurality of vertical steps, an artificial light source 80 to be vertically moved according to growth of a cultivation plant P, and an air conditioning device 84 sequentially sending air adjusted in temperature, humidity and CO_2 concentration to an air passage 87.例文帳に追加

植物栽培システム２は、上下複数段に配設保持される栽培ベッド４０と、栽培植物Ｐの成長に応じて上下に移動させられる人工光源８０と、空気通路８７に、温度、湿度、ＣＯ_２濃度等が調整された空気を順次送り込む空調装置８４と、を備えている。 - 特許庁

At a position where a boron contamination is measured, an Si wafer 11 where an SiO2 film 12 is formed on the surface is held, an Sb is diffused in an Si wafer 16, while the Si wafer 11 and the p-type Si wafer 16 are adjoining each other, for obtaining an impurities concentration profile in the Si wafer 16.例文帳に追加

ボロン汚染を測定すべき位置に、表面にＳｉＯ_2 膜１２が形成されているＳｉウェハ１１を保持し、Ｓｉウェハ１１とｐ型のＳｉウェハ１６とを互いに隣接させた状態でＳｉウェハ１６中にＳｂを拡散させ、Ｓｉウェハ１６における不純物濃度プロファイルを求める。 - 特許庁

To provide a method of manufacturing a power semiconductor device that makes an impurity concentration of an n-type buffer layer low to prevent a resistivity profile of an epitaxial layer from deteriorating, and enables minority carriers supplied from an p-type semiconductor substrate to an n^--type drift layer to be controlled.例文帳に追加

ｎ型バッファ層の不純物濃度の低濃度化を可能にしてエピタキシャル層の抵抗率プロファイルの劣化を防止し、かつｐ型半導体基板からｎ^−型ドリフト層に供給される少数キャリアの制御をも可能にした電力用半導体装置の製造方法を提供することを主目的とする。 - 特許庁

To provide a uniform, transparent and low viscosity liquid state polyester polycondensation catalyst containing Ti element, an alkaline earth metal element such as Mg and P element in the same catalyst even having high Ti concentration, a method for producing the catalyst, a method for producing the polyester by using the catalyst, and the polyester resin.例文帳に追加

Ｔｉ元素、Ｍｇのようなアルカリ土類金属元素、Ｐ元素を同一の触媒中に含み、高Ｔｉ濃度でも均一透明で低粘度の液状ポリエステル重縮合用触媒及びその製造方法、並びに該触媒を用いたポリエステル樹脂の製造方法及びポリエステル樹脂を提供する。 - 特許庁

A p-type doped silicon wafer 50 is employed as a semiconductor substrate, an aqueous solution 20 of potassium hydroxide is employed as an etching liquid and etching is performed by conditioning the concentration of KOH in the aqueous solution 20 of potassium hydroxide in the range of 40-50 wt% and the liquid temperature at 110°C or above.例文帳に追加

半導体基板としてｐ型にドープされたシリコンウェハ５０を用い、エッチング液として水酸化カリウム水溶液２０を用い、水酸化カリウム水溶液２０のＫＯＨ濃度を４０重量％以上５０重量％以下の範囲とし、液温度を１１０℃以上にて調整することにより、エッチング処理を行う。 - 特許庁

Further, a base formation layer 4 is formed on the n-type epitaxial growth layer 2 by epitaxial growth for example, and the base lead high concentration layer (p^+-type) 5 is formed like a stripe so as for the base formation layer to be engaged into the base formation layer 4 from the upper portion of the embedded oxide film (element isolation) 3 for deriving a base electrode.例文帳に追加

さらに、Ｎ型エピタキシャル成長層２の上には、ベース形成層４が例えばエピタキシャル成長によって形成され、埋込酸化膜(素子分離)３の上部からベース形成層４にくい込むように、ベース引出し高濃度層(Ｐ+型)５がベース電極取出しの為にストライプ状に形成されている。 - 特許庁

The pump P sends water W sucked through the water sucking pipe 13a in the storage tank 12 to the fine bubble generator 10 through the water sending pipe 13b and the air pump AP supplies the air with an increased oxygen concentration by passing air to an oxygen-enriching apparatus 90 to the fine bubble generator 10.例文帳に追加

ポンプＰは、吸水管１３ａを経由して吸い込んだ貯留槽１２内の水Ｗを、送水管１３ｂを経由して微細気泡発生器１０へ送り込むとともに、空気ポンプＡＰは酸素富化器９０を通過して酸素濃度を高めた空気を微細気泡発生器１０へ供給する。 - 特許庁

Since an impurity concentration profile in the thickness direction of the N type and P type impurity diffusion layers 32, 33 thus formed is formed in a way suitable for the generation and movement of carriers, the semiconductor device 30 provided with the light receiving element unit A with a high response speed and excellent light receiving sensitivity is obtained.例文帳に追加

このようにして形成されるＮ型およびＰ型不純物拡散層３２，３３の厚み方向における不純物濃度プロファイルは、キャリアの発生と移動とに好適なように形成されるので、応答速度と受光感度とに優れる受光素子部Ａを備える半導体装置３０が実現される。 - 特許庁

Also, by forming a low resistance layer on a layer having a different N concentration composed of the same metal, the resistance of the n-type gate electrode and the p-type gate electrode is decreased while controlling a work function of them, and the CMOS field effect semiconductor device of further high performance is provided.例文帳に追加

また、そのように同一のメタルで構成されたＮ濃度の異なる層上に低抵抗層を形成することにより、ｎ型ゲート電極とｐ型ゲート電極の仕事関数を制御しつつそれらの低抵抗化を図ることが可能になり、より高性能のＣＭＯＳ電界効果半導体装置が実現可能になる。 - 特許庁

To provide a compound semiconductor device including a FET in which a short-channel effect is suppressed and at the same time the gradation of pinch-off characteristics caused by the conduction of a p-type impurity in an area other than a channel is suppressed, and the leakage between adjacent elements is suppressed in the FET with a high-concentration and thin-layer active layer.例文帳に追加

高濃度で薄層の能動層を有するＦＥＴにおいて、ショートチャネル効果を抑制しつつ、チャネル以外のｐ型不純物伝導に起因するピンチオフ特性劣化の抑制及び隣接素子間のリークの抑制を実現したＦＥＴを含む化合物半導体装置を提供すること - 特許庁

Thus, since a distance up to the clip 65 from the connecting part 53 can be shortened more than when the connecting part 53 is juxtaposed in the seat back width direction to the spring general part 48A, stress concentration on the periphery of the connecting part 53 by the input load P to the lower side back spring body part 48, can be restrained.例文帳に追加

これにより、連結部５３がバネ一般部４８Ａに対してシートバック幅方向に並んで配置されている場合と比較して、連結部５３からクリップ６５までの距離を短くできるので、下側バックバネ本体部４８への入力荷重Ｐによって連結部５３の周辺に応力が集中することを抑制できる。 - 特許庁

Thus, the semiconductor region 8 containing nitrogen ions disposed between the element separation portion and the semiconductor substrate 1 can prevent diffusion of impurities (particularly, boron constituting the p-type well) constituting the wells and thus can prevent reduction in the impurities concentration in the vicinity of the element separation portion, thereby ensuring pressure resistance at the element separation portion.例文帳に追加

このように素子分離と半導体基板１との境界に窒素イオンを含有する半導体領域８を設けたので、ウエルを構成する不純物（特に、ｐ型ウエルを構成するホウ素）の拡散を防止し、素子分離近傍の不純物濃度の低下を防止することができ、分離耐圧を確保することができる。 - 特許庁

To provide a method of producing spherical p-type or n-type semiconductor particles, doped uniformly with dopant having a prescribed concentration, inexpensively in a method of producing semiconductor particles by melting a small lump, containing a specified quantity of semiconductor powder, to form spherical melt and then cooling and solidifying the melt.例文帳に追加

所定量の半導体粉末を含む小塊を溶融して球状溶融体を形成し、これを冷却凝固させて半導体粒子を製造する方法において、所定濃度のドーパントが均一にドープされた球状のｐ型またはｎ型の半導体粒子を安価に製造する方法を提供する。 - 特許庁

The p-type AlGaInP lower clad layer 17 has a relatively low threshold current and has improved reliability also at high temperature and in high output since Be concentration is 1.8×1018 cm-3 at the side end of the AlGaInP light guide layer 16, and 1.0×1018 cm-3 at the side end of the etching stop layer 18.例文帳に追加

ｐ型ＡｌＧａＩｎＰ下部クラッド層１７は、Ｂｅの濃度が、ＡｌＧａＩｎＰ光ガイド層１６側端が１．８×１０^18ｃｍ^-3であり、エッチングストップ層１８側端が１．０×１０^18ｃｍ^-3であるので、閾値電流が比較的低く、高温および高出力時においても良好な信頼性を有する。 - 特許庁

Since the most fragile part in the curved surface 12e which is the root of the pole 12b is the part having the curvature radius R2 where a stress concentration is most apt to occur, the stress in the part is suppressed by separating the part from the position P on which the roller 11 abuts, so that fatigue strength can be improved as the whole retainer.例文帳に追加

柱部１２ｂの付け根である曲面１２ｅにおいて最も脆弱な部分は、応力集中が最も生じやすい曲率半径Ｒ２の部位であるから、それをころ１１が当接する位置Ｐから離すことで、その部分における応力を抑制し、保持器全体として疲労強度を高めることができる。 - 特許庁

To form the LDD regions with the concentration inclination of the impurity element, the gate electrode with a tapered part is provided, and the ionized N- or P-type impurity element is accelerated by an electric field, is allowed to pass through the gate electrode and a gate insulating film 142, and is added to a semiconductor layer.例文帳に追加

このような不純物元素の濃度勾配を有するＬＤＤ領域を形成するために、テーパー部を有するゲート電極を設け、イオン化したＮ又はＰ型不純物元素を、電界で加速してゲート電極とゲート絶縁膜１４２を通過させて半導体層に添加する方法を用いる。 - 特許庁

A first low-dose ion implantation is made to a source forming region and a drain forming region located on both sides of the gate electrode, by implanting arsenic As+ or phosphorus P+ with a low concentration to a silicon substrate from a tilted direction in such a way that the impurities are doped in regions just underneath the edges of the polysilicon layer 16 (Fig. 1 (B)).例文帳に追加

ゲート電極の両側のソース形成予定領域とドレイン形成予定領域とに、ポリシリコン層１６の端部直下の領域に不純物が入り込むようにシリコン基板１０に対して斜めの方向からヒ素Ａｓ^+或いはリンＰ^+を低濃度でイオン注入して（図１（Ｂ））、１回目の低濃度イオン注入を行う。 - 特許庁

In a photovoltaic device with an i-type microcrystal silicon semiconductor film present as a power generating layer 6 between an n-type semiconductor layer 5 and a p-type semiconductor layer 8, the power generating layer 6 contains carbon of concentration of ≥7×10^19atom/cc and ≤1.7×10^20atom/cc.例文帳に追加

この発明は、ｎ型半導体層５とｐ型半導体層８の間にｉ型微結晶シリコン半導体膜が発電層６として存在する光起電力装置において、前記発電層中６に７×１０^19ａｔｏｍ／ｃｃ以上１．７×１０^20ａｔｏｍ／ｃｃ以下の濃度の炭素を含有させる。 - 特許庁

The fine bubble generation apparatus 11 comprises fine bubble generator 10 immersed in water W in a storage tank 12, a pump P for supplying water to the fine bubble generator 10, an air pump AP for supplying air with an increased oxygen concentration by passing air to an oxygen-enriching apparatus 90 to the fine bubble generator 10.例文帳に追加

微細気泡発生装置１１は、貯留槽１２の水Ｗ中に浸漬された微細気泡発生器１０と、微細気泡発生器１０へ水を供給するポンプＰと、酸素富化器９０を通過して酸素濃度を高めた空気を微細気泡発生器１０へ供給する空気ポンプＡＰと、ポンプＰと微細気泡発生器１０とを備えている。 - 特許庁

After a first-conductivity impurity is injected into the whole surface of a first-conductivity semiconductor substrate 201, a first-conductivity diffusing layer 200 and second-conductivity wells 202 and 203 higher in concentration that the substrate 201 are formed in a desired area by selectively injecting n-type dopants, such as the P, As, etc., into the area.例文帳に追加

第１導電型の半導体基板２０１全面に半導体基板と同一導電型の不純物を注入した後、所望領域に、選択的に、Ｐ、Ａｓ等のＮ型ド−パンを注入し、熱拡散により半導体基板２０１より高濃度の第１導電型拡散層２００と第２導電型ｗｅｌｌ２０２，２０３を形成する。 - 特許庁

The positive-electrode active material is used with a composition such that at least one of sulfur (S), phosphorus (P), and fluorine (F) exists in the aggregate on the surface of a complex-oxide particle containing transition metal and metallic element M; and that the metallic element M has concentration gradient getting concentrated toward the surface from the center of the complex-oxide particle.例文帳に追加

遷移金属と金属元素Ｍとを含む複合酸化物粒子の表面に硫黄（Ｓ）、リン（Ｐ）およびフッ素（Ｆ）のうちの少なくとも一種が、複合酸化物粒子表面に凝集した形態で存在し、金属元素Ｍが、複合酸化物粒子の中心から表面に向けて濃くなる濃度勾配を有している正極活物質を用いる。 - 特許庁

An impurity adjustment region 119 with P-type impurities introduced in the heavily doped part 115b is formed in a collector region 116 side part, and carrier (electron) concentration of the part is reduced, whereby the efficiency of minority carrier injection into the buffer region 115 and the drift region 104 from the collector region 116 is improved, and the on-voltage is reduced.例文帳に追加

一方、高不純物濃度部分１１５ｂ中にＰ型不純物を導入した不純物調整領域１１９をコレクタ領域１１６側部に設け、この部分のキャリア（電子）濃度を低減させることで、コレクタ領域１１６からバッファ領域１１５、ドリフト領域１０４への少数キャリア注入効率を向上させ、オン電圧を低減させる。 - 特許庁

In a SiC pin diode 20, an n-type minority carrier elimination layer 31, which is formed between an n-type SiC substrate 21 and an n-type buffer layer 22, has a higher concentration of carbon hole defects than the n-type buffer layer 22, and a carbon hole defect of the minority carrier elimination layer 31 serves as a trap for holes from p-type anode layers 24 and 25.例文帳に追加

このＳｉＣ ｐｉｎダイオード２０では、ｎ型ＳｉＣ基板２１とｎ型バッファ層２２との間に形成したｎ型少数キャリア消滅層３１は、ｎ型バッファ層２２よりも炭素空孔欠陥の濃度が高く、少数キャリア消滅層３１の炭素空孔欠陥はｐ型のアノード層２４,２５からの正孔のトラップとして働く。 - 特許庁

The semiconductor device comprises a first collector layer formed of n-type GaAs, a second collector layer on the first collector layer formed of n-type InGaP doped to the concentration of 10^18cm^-3 or more, a base layer on the second collector layer formed of p-type GaAs, and an emitter layer on the base layer formed of n-type InGaP.例文帳に追加

ｎ型ＧａＡｓからなる第１のコレクタ層と、第１のコレクタ層上に形成され、１０^１８ｃｍ^—３以上の濃度にドーピングされたｎ型ＩｎＧａＰからなる第２のコレクタ層と、第２のコレクタ層上に形成されたｐ型ＧａＡｓからなるベース層と、ベース層上に形成されたｎ型ＩｎＧａＰからなるエミッタ層とを有する。 - 特許庁

The waveguide type semiconductor optical device 20 is a waveguide type semiconductor optical device with the pin type junction structure comprising n-type cladding layers 2, 3, an i-type absorption layer 4 and p-type cladding layer 6 formed on a semi-insulating substrate 1 wherein an impurity concentration in the i-type absorption layer is 10^16 cm^-3 or less.例文帳に追加

導波路型半導体光デバイス２０は、半絶縁性基板１上に、ｎ型クラッド層２、３、ｉ型吸収層４及びｐ型クラッド層６とからなるｐｉｎ型接合構造を形成した導波路型半導体光デバイスであって、前記ｉ型吸収層における不純物濃度が１０^１６ｃｍ^−３以下である。 - 特許庁

In a method of manufacturing a semiconductor device, when forming source and drain regions of a MOS transistor having LDD structure, after forming a gate electrode 103 on a p-type silicon substrate 101 via a gate insulation film 102, ion injection is performed with the gate electrode 103 and the like being an ion injection mask, and an n-type low concentration impurity region 106 is formed by thermal treatment.例文帳に追加

ＬＤＤ構造を有するＭＯＳトランジスタのソース・ドレイン領域の形成において、Ｐ型シリコン基板１０１上にゲート絶縁膜１０２を介して、ゲート電極１０３を形成後、ゲート電極１０３等をイオン注入マスクとして、イオン注入を行い、さらに熱処理によって、ｎ−低濃度不純物領域１０６を形成する。 - 特許庁

In the formation of source-drain region of a MOS transistor with LDD structure, after forming a gate electrode 103 via a gate insulating film 102 on a p-type silicon substrate 101, ion implantation is performed using the gate electrode 103 or the like as an ion implantation mask, furthermore, an n-low concentration impurity region 106 is formed by heat treatment.例文帳に追加

ＬＤＤ構造を有するＭＯＳトランジスタのソース・ドレイン領域の形成において、Ｐ型シリコン基板１０１上にゲート絶縁膜１０２を介して、ゲート電極１０３を形成後、ゲート電極１０３等をイオン注入マスクとして、イオン注入を行い、さらに熱処理によって、ｎ−低濃度不純物領域１０６を形成する。 - 特許庁

A p type and n type electrical conductivity type and the carrier concentration thereof are controlled by using both or either of the aluminum carbide and the silicon nitride as the additive materials whose content is 0.001 to 50 wt.% and adjusting the compounding ratios of the aluminum carbide and the silicon nitride and the amount of the additive materials to be added.例文帳に追加

上記添加材の添加量は重量比０．００１〜５０重量％とし、さらに添加材として炭化アルミニウムと窒化珪素の両方又はいずれか一方とし、炭化アルミニウム及び窒化珪素の配合比や、添加材の添加量を調節することにより、ｐ型・ｎ型電気伝導型とそのキャリア濃度を制御するものである。 - 特許庁

In the case of forming a p electrode 11 consisting of a group of metal films containing a Ti film 12, a prescribed amount of oxygen is introduced to a vacuum tank, depositing is carried out by an electronic beam vacuum evaporation method, and oxygen concentration contained in the Ti film 12 contacting with a group of semiconductor layers 9 is set to be 10 to 40 at% after thermal treatment.例文帳に追加

Ｔｉ膜１２を含む金属膜群で構成されるｐ電極１１を形成する際、真空槽に所定の酸素量を導入して電子ビーム蒸着法により成膜し、半導体層群９に接するＴｉ膜１２に含有された酸素濃度を、熱処理後で１０ａｔ％〜４０ａｔ％となるように設定する。 - 特許庁

An n--type region 10 is formed near an area comprising a place immediately below a boundary between a gate oxide film 11 and a second gate oxide film 14a between a drift region and a p-type channel region 3 for relaxing field concentration immediately below a boundary between the gate oxide film 11 and the second gate oxide film 14a and depletion immediately below the gate oxide film 11 is accelerated.例文帳に追加

ゲート酸化膜１１と第２ゲート酸化膜１４ａの境界直下での電界集中を緩和するために、ドリフト領域とｐ型チャネル領域３の間にゲート酸化膜１１と第２ゲート酸化膜１４ａの境界直下を含む近傍に、ｎ^- 型領域１０を形成し、ゲート酸化膜１１直下での空乏化を早める。 - 特許庁

To provide a technology for producing attractive malt, with which concentration of PYF activity, namely PYF factor of PYF malt conventionally having difficulty in use is reduced without influencing a brewing process and product qualities and LOX activity and malt T2N-P to cause reduction in beer flavor stability are remarkably reduced.例文帳に追加

これまで使用が困難であったＰＹＦ麦芽のＰＹＦ活性すなわちＰＹＦ因子の濃度を醸造工程ならびに製品品質に影響を与えないように低減させ、さらにビール香味安定性の低下を招く、ＬＯＸ活性及び麦芽Ｔ２Ｎ−Ｐを著しく低減させた魅力のある麦芽を製造する技術を提供すること。 - 特許庁

A semiconductor layer formation process is performed, where a semiconductor layer 13 made of an n-type low-resistance region having higher impurity concentration than a semiconductor substrate 1 at the scheduled formation part (inside the semiconductor substrate 1 at one surface side of the semiconductor substrate 1) of the electrical heating element 3 at one surface side of the semiconductor substrate 1 made of a p-type silicon substrate.例文帳に追加

ｐ形シリコン基板からなる半導体基板１の一表面側における発熱体３の形成予定部位（半導体基板１の上記一表面側における半導体基板１内）に半導体基板１よりも不純物濃度が高いｎ形の低抵抗領域からなる半導体層１３を形成する半導体層形成工程を行う。 - 特許庁

Furthermore, potential energy distribution on the surface is uniformized and stable ultrahigh-speed operation is established, by forming a thin layer 2A, where the conductivity is inverted into a first conductive type (p-type), at the exposed surface part of a second conductivity (n-type) of low-concentration semiconductor layer 2 being exposed by narrowing the light absorbing layer 1.例文帳に追加

さらに、光吸収層１を狭幅化するとにより露出する第二の導電型（ｎ型）の低濃度半導体層２の露出表面部分に、その導電型を第一の導電型（ｐ型）に反転させた薄層２Ａを形成することにより、該表面上におけあるポテンシャルエネルギー分布を均一化し、安定な超高速動作を可能にする。 - 特許庁

A toner image forming means is constituted so as to input information on the surface smoothness of the objective surface for transfer of the toner image in the transfer paper P to an operation display unit 90 so that the number of the output lines per unit length in a halftone part of the toner image or the degree of dot concentration is changed according to the input information.例文帳に追加

操作表示ユニット９０に対して、転写紙Ｐにおけるトナー像の転写対象面の表面平滑性に関する情報を入力し、その入力情報に応じてトナー像の中間調部における単位長さあたりの出力線数、あるいは、ドット集中度を変化させるように、トナー像形成手段を構成した。 - 特許庁

This invention comprises the increase of molecular extinction coefficient of a colorant by ion-exchanging method to enable the increase of B (resin) of P/B and the design and adoption of a composition effective for increasing the concentration of polar groups and improve the quality required as a resin, thereby increasing the molecular extinction coefficient to the limit as far as possible and excluding process inhibiting factors.例文帳に追加

本発明の構成は、色素物質のイオン交換法で分子吸光係数を高め、これによりＰ／ＢのＢ（樹脂）を増加できる余地を作り、次いで、樹脂の役割である、極性基濃度を上げる効果とその質を高める組成を設計採用し、出来るだけ分子吸光係数の限界値に到達を可能ならしめ、この間のプロセス阻害因子を排除するという内容となっている。 - 特許庁

An n+ type diffusion layer is provided at a recess on a p+ type buried layer 12 functioning as a collector region, where the n+ type diffusion layer has higher concentration of impurities than an n- type silicon layer 14 formed next in advance.例文帳に追加

コレクタ領域として働くｐ^＋型埋め込み層１２上の釜底型凹部にあらかじめ次に成形するｎ^−型シリコン層１４より不純物濃度の高いｎ^＋型拡散層を設け、ベース領域として働くｎ^−型シリコン層１４のエピタキシャル成長時に、このｎ^＋型拡散層によりｐ^＋型埋め込み層１２から不純物がｎ^^−型シリコン層１４へ拡散するのを抑制することを特徴としている。 - 特許庁

The method for manufacturing a semiconductor device comprises a step for forming an n-type semiconductor region 2 partially on a p-type semiconductor substrate 1, a step for forming an anti-oxidation layer 3 by lowering n-type carrier concentration above the n-type semiconductor region, and a step for forming a base region B, an emitter region E and a collector region C above the anti-oxidation layer 3.例文帳に追加

本発明は、ｐ型半導体基板１上部に部分的にｎ型半導体領域２を形成する工程と、前記ｎ型半導体領域上部のｎ型キャリア濃度を下げて酸化防止層３を形成する工程と、前記酸化防止層３上にベース領域Ｂとエミッタ領域Ｅとコレクタ領域Ｃを形成する工程を備えたことを特徴とする。 - 特許庁

A polyol dehydrogenase composition includes polyol dehydrogenase having pyrroloquinoline quinone as a prosthetic group, polyoxyethylene-p-t-octyl phenol (number of oxy-ethylene=9, 10) and a buffer, wherein the range of absorbance at 280 nm is 6-16, on the condition that the enzyme composition is a solution having a protein concentration of 5 mg/ml when measured by the Lowry method.例文帳に追加

補欠分子族としてピロロキノリンキノンを含むポリオール脱水素酵素と、ポリオキシエチレン−ｐ−ｔ−オクチルフェノール（オキシエチレン数＝９，１０）と、緩衝剤と、を含むポリオール脱水素酵素組成物であって、前記酵素組成物を、ローリー法により測定された蛋白濃度が５ｍｇ／ｍｌである溶液とした場合の２８０ｎｍにおける吸光度が６〜１６の範囲である、ポリオール脱水素酵素組成物である。 - 特許庁

As a photovoltaic element used is a photovoltaic element including as a component a laminate wherein an n-type impurity semiconductor silicon thin film and a p-type impurity semiconductor silicon thin film are bonded via an intrinsic semiconductor silicon thin film, and at least one of those silicon thin films is a silicon thin film containing chlorine atoms at a concentration of, for example, 0.005 to 5 atom.%.例文帳に追加

光起電力素子として、ｎ型不純物半導体であるシリコン系薄膜とｐ型不純物半導体であるシリコン系薄膜とが真性半導体であるシリコン系薄膜を介して接合され、且つこれらシリコン系薄膜の少なくとも１つが例えば０．００５原子％〜５原子％の濃度の塩素原子を含有するシリコン系薄膜である積層体を構成要素とする光起電力素子を使用する。 - 特許庁