「passivation layer」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The semiconductor device comprises a semiconductor chip 10 with an integrated circuit 12 comprising a plurality of layers of wiring pattern which are formed thereon and a passivation film 30 covering a wiring pattern 20 on the uppermost layer excluding a part thereof.例文帳に追加

半導体装置は、複数層の配線パターンを含む集積回路１２が形成されてなる半導体チップ１０と、最上層の配線パターン２０をその一部を除いて覆うパッシベーション膜３０と、を含む。 - 特許庁

To provide a semiconductor device where coverage of a seed layer for electrolytic plating is made sufficient even in a product having a passivation film and a protection film, and uniform bump electrodes can be formed, and to provide a manufacturing method of the device.例文帳に追加

パッシベーション膜にさらに保護膜を有する製品でも電解めっきのためのシード層のカバレッジを良好にし、一様なバンプ電極の形成が実現できる半導体装置及びその製造方法を提供する。 - 特許庁

On the interconnection layer 16 in the pad region 11, the electrode pad 17 is provided as connected electrically with the Cu interconnection 15 in the element region 12 by a lead-out wire 20 insulated with the passivation film 18.例文帳に追加

パッド領域１１内の配線層１６上には、パッシベーション膜１８で絶縁された引き出し配線２０で素子領域１２内のＣｕ配線１５と電気的に接続された電極パッド１７が設けられている。 - 特許庁

The EL panel 10 of a preferable embodiment has a structure of a substrate 2, an EL element 4, a passivation film 5 provided on the upper surface, a protective layer 6 covering the EL element 4, and a sealing plate 8 in this order.例文帳に追加

好適な実施形態のＥＬパネル１０は、基板２、ＥＬ素子４、その上面に設けられたパッシベーション膜５、ＥＬ素子４を覆う保護層６、及び、封止板８をこの順に備えた構成を有している。 - 特許庁

This sensor for surface shape recognition is equipped with an earth 106 having an exposure part formed in a lattice shape on a passivation film surface on an inter-layer insulating film 104 formed on a lower-layer insulating film 102 on a semiconductor substrate 101, and a sensor electrode 105 of, for example, 80 μm square are arranged at the center parts of a square.例文帳に追加

半導体基板１０１上の下層絶縁膜１０２上に形成された層間絶縁膜１０４上に、パシベーション膜表面において露出部が格子状に形成されたアース１０６を備え、マスの中央部にたとえば８０μｍ角のセンサ電極１０５が配置される。 - 特許庁

A silver-containing solderable contact on a semiconductor die has an outside edge spaced out from the opposite edge of an epoxy passivation layer, due to this fact, there exists no silver ion after soldering, and therefore, there will be no free migration of silver under the epoxy layer to form resinous crystallization.例文帳に追加

半導体ダイ上の銀含有はんだ付け可能コンタクトは、エポキシパッシベーション層の対面エッジから離隔された外側エッジを有し、これによって、はんだ付け後いに、銀イオンが存在せず、そのため、エポキシ層の下で自由にマイグレーションして樹脂状結晶を形成することがない。 - 特許庁

It is made possible to gradually etch the feature of the high aspect ratio such that it is adapted to a depth desired for both high and low feature density regions on a substrate and the limit size of a vertical profile without generating a defect and/or the overetching of a lower layer using the flat and uniform passivation layer.例文帳に追加

平坦で均一なパッシベーション層により、欠陥及び／又は下層のオーバーエッチングを起こすことなく、高アスペクト比のフィーチャを、基板上の高及び低フィーチャ密度領域の双方に所望の深さ及び垂直プロファイルの限界寸法に適した形で徐々にエッチングすることが可能となる。 - 特許庁

The film thickness of the stacked-layer film is larger than film thickness of each of a photosensitive polyimide resin film 11 formed on the lower layers of the Cu wiring 10 and the bump-land 10A, an inorganic passivation film 26, a third Al wiring 25, the bump-pad BP, and a second inter-layer insulating film 24.例文帳に追加

この積層膜の膜厚は、Ｃｕ配線１０およびバンプ・ランド１０Ａの下層に形成された感光性ポリイミド樹脂膜１１の膜厚、無機パッシベーション膜２６の膜厚、第３層Ａｌ配線２５およびボンディングパッドＢＰの膜厚、第２層間絶縁膜２４の膜厚に比べて厚い。 - 特許庁

Lower side conductive layers M1 and M2 in the area on the lower side of a passivation opening 314 (the place where a probe chip and a bond wire are arranged) as well as an upper part conductive layer M3 are formed of homogeneous material with no via, to decrease stress concentration points in an internal layer dielectric body 302.例文帳に追加

パッシベーション開口３１４の下側の区域（プローブチップ及びボンドワイヤが配置される場所）における下側導電層Ｍ１、Ｍ２、及び上部導電層Ｍ３をビアなしの均質な物質とし、それにより内部層誘電体３０２における応力集中点を減少させる。 - 特許庁

A passivation film 3 with an opening K where an Al electrode 1 being formed via an interlayer insulation layer 2 is partially exposed is formed on a wafer, and a wiring layer 7 that is connected to the Al electrode being exposed from the opening K and is exposed onto the wafer is formed.例文帳に追加

層間絶縁層２を介して形成されたＡｌ電極１の一部を露出する開口部Ｋを有したパッシベーション膜３をウエハ上に形成し、前記開口部Ｋから露出する前記Ａｌ電極１と接続され、ウエハ上面に延在する配線層７を形成する。 - 特許庁

To provide a liquid crystal display composed of a TFT structure in which oxidation of wiring material or the like is prevented by forming an oxide coating film having high adhesion with a semiconductor layer or a pixel electrode, and a source electrode or a drain electrode sandwiched between a semiconductor layer of amorphous silicon or the like and a passivation layer has stable ohmic joining property.例文帳に追加

半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、アモルファス・シリコンなどの半導体層とパッシベーション層に挟持されたソース電極あるいはドレイン電極が安定なオーミック接合性を有するＴＦＴ構造からなる液晶表示装置を提供する。 - 特許庁

A gate insulating film 104 is formed covering a gate electrode 103, the poly-Si layer 107 is formed on the gate insulating film 104, and the a-Si layer 108 is formed further thereupon; and an n+Si layer 109 is formed further thereupon, a source/drain electrode 113 is formed, and the whole TFT is covered with a passivation film 116.例文帳に追加

ゲート電極１０３を覆ってゲート絶縁膜１０４が形成され、ゲート絶縁膜１０４上にｐｏｌｙ−Ｓｉ層１０７が形成され、その上にａ−Ｓｉ層１０８が形成され、さらにその上に、ｎ＋Ｓｉ層１０９、ソース／ドレイン電極１１３が形成され、ＴＦＴ全体はパッシベーション膜１１６によって覆われている。 - 特許庁

A passivation film 14 of silicon nitride having thickness of about 1 μm is formed on the insulating film 12 and the p-side electrode 13 and a light emitting layer 15 emitting light having emission wavelength shorter than the wavelength corresponding to the energy gap of silicon constituting the semiconductor substrate 10 and containing a fluorescent material having luminous properties is formed on the passivation film 14.例文帳に追加

絶縁膜１２及びｐ側電極１３上には、膜厚が約１μｍの窒化シリコンからなるパッシベーション膜１４が形成され、該パッシベーション膜１４上には、発光波長が半導体基板１０を構成するシリコンのエネルギーギャップに相当する波長よりも短い発光光を発し且つ蓄光性を有する蛍光体材料を含む発光層１５が形成されている。 - 特許庁

In the electrostatic capacitance detecting type fingerprint reading sensor, the passivation film is formed into by accumulating silicone oxynitride a thick film by a PECVD method, a discharge layer is formed on the upper face of the passivation film, and a concentrated part of the electric field distribution is formed on one or two sets of discharge layers aligned in an opposed state out of discharge layers surrounding the four sides of the sensor electrodes.例文帳に追加

上記パシベーション膜はシリコンオキシナイトライドをＰＥＣＶＤ法により堆積させて膜厚に形成すると共に、パシベーション膜の上面に上記放電層を設け、更にセンサ電極の四辺を囲む放電層のうち対向状に並ぶ１又は２組の放電層に電界分布の集中部を形成するようにした静電気容量検知型指紋読取りセンサ。 - 特許庁

To provide a composition having hygroscopicity, capable of easily regenerating (80-200°C) hygroscopicity, and not causing corrosion of other members of an element (e.g. a passivation film or a light-emitting material layer), and to provide a cured product obtained from the composition.例文帳に追加

吸湿性を有し、容易に（８０〜２００℃）吸湿性を再生することができ、素子の他の部材（たとえば、パッシベーション膜や発光材料層など）を腐食せしない組成物、ならびに該組成物から得られる硬化物を提供すること。 - 特許庁

A conductive bump construction for IC (Integrated Circuit) construction has a passivation layer such as silicon oxide/nitride silicon stack, which is formed on each upper surface of IC conductive contact pads (e.g., Al pads).例文帳に追加

集積回路（ＩＣ）構成体用の導電性バンプ構成体が、シリコン酸化物／窒化シリコンスタック等のパッシベーション層を有しており、それはＩＣの導電性コンタクトパッド（例えば、Ａｌパッド）の各々の上表面上に形成されている。 - 特許庁

The lateral HEMT further includes at least one field plate, the at least one field plate being arranged at least partially on the passivation layer in a region of the drift region, and including a lateral width w_f, wherein w_f<w_d.例文帳に追加

横型ＨＥＭＴはさらに、少なくとも１つのフィールドプレートを有し、少なくとも１つのフィールドプレートが、ドリフト領域の領域でパッシベーション層の上に少なくとも部分的に配置され、横幅ｗ_ｆを含み、ｗ_ｆ＜ｗ_ｄである。 - 特許庁

The semiconductor device 100 comprises a pad member 11 having an electric connection region 15, passivation layer 12 formed around the electric connection region 15, and a bump electrode 20 formed on the pad member 11.例文帳に追加

本発明の半導体装置１００は、電気的接続領域１５を有するパッド部材１１と、電気的接続領域１５の周囲部に形成されたパッシベーション層１２と、パッド部材１１上に形成されたバンプ電極２０とを含む。 - 特許庁

An integrated circuit device is provided with the ferroelectric material positioned between a first metal electrode and a second metal electrode and a passivation layer containing a titanium doped aluminum oxide positioned on the first metal electrode.例文帳に追加

本発明による集積回路デバイスは、第１の金属電極と第２の金属電極との間に位置する強誘電体材料と、第１の金属電極上に位置する、チタンドープトアルミニウム酸化物を含むパッシベーション層とを備える。 - 特許庁

In the thermal ink jet printer, a print head having a high density ink drop generator is realized using split heater resistors, a thin film passivation layer, and low heater resistor actuation energy.例文帳に追加

本発明の一実施例によれば、分割されたヒータ抵抗器と、薄膜パッシベーション層と、低ヒータ抵抗器起動エネルギーとを用いて高密度のインク滴発生器を有するプリントヘッドが実現された熱インクジェット印刷装置が提供される。 - 特許庁

To provide an organic light emitting display and a deposition method for depositing an electrode or a passivation layer by means of a box cathode sputtering method or a facing target sputtering method by mixing Ar with an inert gas heavier than Ar.例文帳に追加

Ａｒよりさらに重い非活性ガスをＡｒと混合してボックスカソードスパッタリング(Box Cathode Sputtering)あるいは対向ターゲットスパッタリング（Facing Target Sputtering法で電極またはペッシベーション層を蒸着させた有機発光表示装置及び蒸着方法を提供する。 - 特許庁

The liquid crystal display device is provided with a spacer pole 100 for maintaining the gap of a liquid crystal layer and a recessed part adjusted to the spacer pole 100 and the recessed part is formed by removing a part of an interlayer insulating film 10 and a part of a passivation film 22.例文帳に追加

本発明による液晶表示装置は、液晶層のギャップを保持するスペーサ支柱（100）と、スペーサ支柱（100）の下部が整合する凹部を備え、凹部は、層間絶縁膜（１０）及びパッシベーション膜（２２）の一部を除去して形成される。 - 特許庁

A method for manufacturing the integrated circuit device including a ferroelectric structure having the passivation layer includes a process for providing a deposition chamber, a process for providing the ferroelectric structure including the ferroelectric material positioned between an upper electrode and a lower electrode to the deposition chamber, a process for providing aluminum and titanium to the deposition chamber, and a process for forming titanium doped aluminum oxide passivation layer on the upper electrode.例文帳に追加

また、本発明によるパッシベーション層を有する強誘電体構造を含む集積回路デバイスを製造する方法は、堆積チャンバを提供する工程と、上部電極と下部電極との間に位置する強誘電体材料を含む強誘電体構造を堆積チャンバに提供する工程と、堆積チャンバにアルミニウムとチタンとを提供する工程と、アルミニウムおよびチタンをスパッタリングして、上部電極上にチタンドープトアルミニウム酸化物パッシベーション層を形成する工程とを包含する。 - 特許庁

The barrier metal layer 4 comprises a first nickel layer 4a containing phosphorus and multiple layers including a second nickel layer 4b whose phosphorus content in nickel is lesser than that in the first nickel layer 4a, the first nickel layer 4a coats the peripheral part of the opening of the passivation layer 3, and the second nickel layer 4b coats the surface of the first nickel layer 4a.例文帳に追加

半導体基板１表面に形成された所定パターンの電極層２と、電極層２を被覆し、且つ該被覆領域に開口を有するパッシベーション層３と、前記開口から露出した電極層２上に形成されるバリアメタル層４とを備えた半導体素子であって、バリアメタル層４は、リンを含有する第１のニッケル層４ａと、第１のニッケル層４ａよりもニッケル中のリンの含有量が少ない第２のニッケル層４ｂとを含む多層から構成されるとともに、第１のニッケル層４ａは、パッシベーション層３の開口の周縁を被覆しており、第２のニッケル層４ｂは、第１のニッケル層４ａ表面を被覆している。 - 特許庁

A passivation layer is formed by using a masking deposition method with a P-CVD device and, by applying a protective layer onto local regions by using an inkjet coating method, a TFT array substrate for liquid crystal display which is super large-sized and has a wide viewing angle and ultra-high speed response can be manufactured by three times of photomask processes.例文帳に追加

パッシベーション層は、マスキングデポジッション法を用いてＰ−ＣＶＤ装置で成膜するか、インクジェット塗布法を用いて保護層を局所領域に塗布することで、３回のホトマスク工程で超大型広視野角超高速応答液晶表示用ＴＦＴアレイ基板を製造することができる。 - 特許庁

This structure includes a set of conductive gate electrodes covered with a high-permittivity insulator, the layer of the organic/inorganic hybrid semiconductor, a set of electric conductive source electrode corresponding to each gate line and electric conductive drain electrode, and a passivation layer that is optionally selected and covers the device structure for protection.例文帳に追加

この構造は、基板上に、高誘電率絶縁体で覆われた導電性ゲート電極の組、有機無機混成半導体の層、ゲート線の各々に対応する電気伝導性ソース電極と電気伝導性ドレイン電極の組、およびこのデバイス構造の上を覆いこれを保護することができる随意選択のパッシベーション層を含む。 - 特許庁

Thereby, since the resist region 20 is positioned in a scribed line on the peripheral part of a color filter substrate of a panel, the resist region 20 protects the passivation layer 22 and the gate insulating layer 14 from cracking and also protects the gate terminal and the lead wiring from corrosion after a portion of the color filter substrate is removed along the scribed line.例文帳に追加

このレジスト領域２０が、パネルのカラーフィルタ基板の周辺上のスクライブ線に位置するので、レジスト領域２０は、不動態化層２２とゲート絶縁層１４を割れから保護することができ、かつカラーフィルタ基板の一部がスクライブ線に沿って除去された後にゲート端子とリード線を腐蝕から保護することができる。 - 特許庁

A semiconductor wafer before a dicing comprises a silicon substrate 50 with its surface divided into a element forming region 42 and a scribing line region 43, with a passivation film 55 and a polyimide film 56 covering the element forming region 42, and with the accessary pattern 53 comprising a top layer interconnection layer 52 exposing to the scribing line region 43.例文帳に追加

ダイシング前の半導体ウェーハは、シリコン基板５０上が素子形成領域４２とスクライブ線領域４３とに分けられ、パッシベーション膜５５及びポリイミド膜５６が素子形成領域４２を覆い、最上層配線層５２からなるアクセサリパターン５３がスクライブ線領域４３に露出しているものである。 - 特許庁

The substrate comprises a process of forming a source-drain region using a halftone exposure technology, a process of forming a passivation insulating layer having an opening in a connecting part between a source-drain region and a scanning line, a source-drain wiring forming process, and a process of forming the protective insulating layer having an opening, and achieves a four-mask process.例文帳に追加

ハーフトーン露光技術を用いてソース・ドレイン領域を形成する工程と、ソース・ドレイン領域と走査線の接続部に開口部を有するベーション絶縁層の形成工程と、ソース・ドレイン配線形成工程と、開口部を有する保護絶縁層の形成工程を有し、４枚マスク・プロセスを実現する。 - 特許庁

The semiconductor device includes an electrode formed on the surface of a semiconductor layer, and additional electrode that is formed on the electrode and can be soldered to a leadframe, and a passivation film that is formed to cover the electrode together with the additional electrode and wherein an opening is provided on the surface of the additional electrode to cover the semiconductor layer.例文帳に追加

半導体層の表面に形成された電極と、該電極上に形成され、リードフレームとはんだ付け可能な付加電極と、該付加電極とともに該電極を覆い、かつ、該半導体層を覆うように該付加電極の表面に開口部を設けて形成されたパッシベーション膜とを備えたことを特徴とする。 - 特許庁

The manufacturing method of the semiconductor device comprises processes of: (a) forming a resin layer 20 above a semiconductor substrate 10 having an electrode pad 16 and a passivation film 18; (b) forming a resin projection 40 by curing the resin layer 20; (c) forming the conductive layer 50 which is electrically connected to the electrode pad 16 and passes over the resin projection 40.例文帳に追加

半導体装置の製造方法は、（ａ）電極パッド１６及びパッシベーション膜１８を有する半導体基板１０の上方に樹脂層２０を形成する工程と、（ｂ）樹脂層２０をキュアすることにより樹脂突起４０を形成する工程と、（ｃ）電極パッド１６と電気的に接続し、かつ樹脂突起４０の上方を通る導電層５０を形成する工程と、を含む。 - 特許庁

An organic semiconductor element is provided, which is characterized by the fact that it is equipped with a substrate, an organic semiconductor layer formed of photosensitive organic semiconductor material and provided on the substrate, and an organic semiconductor transistor equipped with a passivation layer formed on the organic semiconductor layer and provided with resin material and light shielding material.例文帳に追加

本発明は、基板と、上記基板上に形成され、感光性有機半導体材料からなる有機半導体層および上記有機半導体層上に形成され、樹脂材料と、遮光性材料とを有するパッシベーション層を備える有機半導体トランジスタと、を有することを特徴とする、有機半導体素子を提供することにより上記課題を解決するものである。 - 特許庁

A field-effect transistor 10 includes a source 18s and a drain 18d formed in a surface region of a semiconductor active layer 13 comprising a group III nitride semiconductor, a gate electrode 15 formed on the semiconductor active layer 13 through a gate oxide film 14, and a passivation film 20 formed on the semiconductor active layer 13 between the gate electrode 15 and the drain 18d.例文帳に追加

電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１３の表面領域に形成されたソース１８ｓ及びドレイン１８ｄと、半導体活性層１３上にゲート酸化膜１４を介して形成されたゲート電極１５と、ゲート電極１５とドレイン１８ｄの間の半導体活性層１３上に形成されたパッシべーション膜２０とを備える。 - 特許庁

A third passivation film 45 is installed under an EL element 203 consisting of a picture element electrode (positive electrode) 46, an EL layer 47, and a negative electrode 48, and prevents alkaline metal in the EL element 203 formed by ink-jet printing from diffusing to the TFT side.例文帳に追加

画素電極（陽極）４６、ＥＬ層４７及び陰極４８でなるＥＬ素子２０３の下には第３パッシベーション膜４５が設けられ、インクジェット方式で形成されたＥＬ素子２０３中のアルカリ金属がＴＦＴ側へ拡散するのを防ぐ。 - 特許庁

The thin-film transistor comprises an electrode 105b for contact formed on the same layer as a gate electrode 105a, a passivation film 109 formed on the drain electrode, and a contact hole 109b extended from the uppermost surface of a flattening film 110 to the electrode for contact.例文帳に追加

ゲート電極１０５ａと同層に形成されたコンタクト用電極１０５ｂと、ドレイン電極上に設けられたパッシベーション膜１０９および平坦化膜１１０の最上面からコンタクト用電極に達するコンタクト用穴１０９ｂとを有する。 - 特許庁

Wiring 11 composed of aluminum (Al) and a passivation film 12 composed of silicon nitride (P-SiN) are formed on the electrode on a semiconductor substrate 10 composed of silicon (Si), and a barrier layer 13 composed of e.g. titanium (Ti) is formed on the surface thereof.例文帳に追加

シリコン（Ｓｉ）からなる半導体基板１０上の電極部に、アルミニウム（Ａｌ）からなる配線１１と窒化シリコン（Ｐ−ＳｉＮ）からなるパッシベーション膜１２とをそれぞれ形成し、その表面には、例えばチタン（Ｔｉ）からなるバリア層１３を形成する。 - 特許庁

The polymer can be employed in place of conventional passivation so that a thin layer of low permittivity can be provided between an object touching the physical interface and a capacitive detection circuit existing beneath the polymer.例文帳に追加

該ポリマーは従来のパッシベーションの代わりに使用することが可能であり、それにより該物理的インターフェースにタッチする物体と該ポリマーの下側に存在する容量性検知回路との間に薄く低い誘電率の層を設けることを可能としている。 - 特許庁

The semiconductor laser is a quantum well type semiconductor laser impressed with a tension strain in an active layer, and is formed by cutting an outside of an optical waveguide area by etching, and by film-forming both sides thereof by an insulating passivation film.例文帳に追加

活性層に引張り歪を印加した量子井戸型半導体レーザであって、光導波路領域の外側をエッチングにより切り出し、その両側を、絶縁性のパッシベーション膜で成膜することによって形成される量子井戸型半導体レーザ。 - 特許庁

A light shading film 16 for covering therewith the top surface and the side-wall surfaces of each transferring electrode of transferring-electrode rows 14 of the solid-state imaging element 10 is isolated completely by an oxidation preventing passivation layer 34 from a photoconductive film 26 which exhibits an oxidizing property when film-forming it.例文帳に追加

固体撮像素子１０の転送電極列１４の上面及び側壁面を覆う遮光膜１６を、酸化防止用のパッシベーション層３４によって、成膜時に酸化性を呈する導光性膜２６から完全に隔離した。 - 特許庁

The capacitor used in a semiconductor device having a damascene interconnect structure formed on a substrate of a semiconductor wafer has a first capacitor electrode 164 comprising a part of the damascene interconnect structure, and a second capacitor electrode 168 comprising an insulating layer 166 formed on the damascene interconnect structure and functioning as a passivation layer and a conducting layer formed on at least a part of the insulating layer.例文帳に追加

半導体ウェハの基板上に形成された食刻相互接続構造（damascene）を有する半導体デバイスで使用される本発明のキャパシタは、食刻相互接続構造の一部を含む第１キャパシタ電極１６４と、食刻相互接続構造の上に形成され、パッシベーション層として機能する絶縁層１６６と、絶縁層の少なくとも一部の上に形成された導電層を含む第２キャパシタ電極１６８とを有する。 - 特許庁

A nonlinear resistance film 13, in which a resistance value falls off if an electric field gets high, is formed in an electric field relaxation region of a high breakdown voltage semiconductor device comprising a semiconductor substrate 1, an epitaxial layer 2, and a semiconductor region 4, and further, a passivation film 12 is formed.例文帳に追加

半導体基板１、エピタキシャル層２および半導体領域４からなる高耐圧半導体装置の電界緩和領域に、電界が高くなると抵抗値が低下する非線形抵抗膜１３を形成し、さらに、パッシベーション膜１２を形成する。 - 特許庁

A semiconductor element 301 comprises a substrate 1, a truncated quadrangular pyramid-shaped mesa 15 in which a plurality of III-V compound semiconductor layers are laminated on the substrate 1 and a passivation layer 7 of a III-V compound semiconductor covering a top face and lateral faces of the mesa 15.例文帳に追加

半導体素子３０１は、基板１と、基板１上に複数のＩＩＩ−Ｖ族化合物半導体の層が積層された四角錐台状のメサ１５と、メサ１５の上面及び側面を覆うＩＩＩ−Ｖ族化合物半導体のパッシベーション層７と、を備える。 - 特許庁

To prevent a thin film of a dielectric material or ferroelectric material having a high dielectric constant from deteriorating owing to hydrogen or water that an inter-layer insulating film or passivation film of an element of a memory semiconductor device using the thin film contains and stress of those films.例文帳に追加

高誘電率を有する誘電体材料または強誘電性材料の薄膜を用いたメモリ半導体装置の素子の層間絶縁膜やパッシベーション膜に含まれる水素や水およびこれら膜の応力が原因となる上記薄膜の劣化を防止する。 - 特許庁

An electrooptical device is provided with a third passivation film 45 below an EL element 203 consisting of a pixel electrode (an anode) 46, an EL layer 47, and a cathode 48 to prevent an alkaline metal in the EL element 203 formed by the ink jet system from being diffused to a TFT (Thin Film Transistor) side.例文帳に追加

画素電極（陽極）４６、ＥＬ層４７及び陰極４８でなるＥＬ素子２０３の下には第３パッシベーション膜４５が設けられ、インクジェット方式で形成されたＥＬ素子２０３中のアルカリ金属がＴＦＴ側へ拡散するのを防ぐ。 - 特許庁

A third passivation film 45 is provided beneath an EL element 203 made up of a pixel electrode (positive electrode) 46, an EL layer 47, and a negative electrode 48, and prevents an alkaline metal in the EL element 203 formed by an ink-jet mode from being diffused toward a TFT(thin-film transistor).例文帳に追加

画素電極（陽極）４６、ＥＬ層４７及び陰極４８でなるＥＬ素子２０３の下には第３パッシベーション膜４５が設けられ、インクジェット方式で形成されたＥＬ素子２０３中のアルカリ金属がＴＦＴ側へ拡散するのを防ぐ。 - 特許庁